

²11220044

Biblio Page 1

















Patent Number:

JP11220044

Publication date:

1999-08-10

inventor(s):

OGURA MASAKI

Applicant(s)::

OGURA MASAKI

Requested Patent:

□ JP11220044

Application Number: JP19980051220 19980127

Priority Number(s):

IPC Classification:

H01L21/8247; H01L29/788; H01L29/792; H01L27/115; H01L27/105

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To improve the electron injection efficiency strikingly, by providing the step-difference channel/drain structure, wherein a vertical channel/drain part is added under a floating gate, in the horizontal channel structure.

SOLUTION: A transistor 400a has a P-type silicon substrate 401, N+ source diffusion 404, the horizontal channel part of 410, drain diffusion 406, a floating gate 440 which covers both a horizontal channel and a step-difference channel, and a control gate 445. The floating gate is dielectrically separated by a dielectric layer 42, which is the dioxide thermally grown from the surface of a seiconductor substrate. The control gate 445 is capacitively coupled (capacitive coupling) to the control gate 440 through a dielectric film 430. The dielectric film can be any of the thermally grown silicon dioxide or the combination layer of the silicon dioxide and silicon nitride.

Data supplied from the esp@cenet database - 12









PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11220044 A

(43) Date of publication of application: 10 . 08 . 99

(51) Int. CI

H01L 21/8247

H01L 29/788

H01L 29/792

H01L 27/115

H01L 27/105

(21) Application number: 10051220

(71) Applicant:

OGURA MASAKI

(22) Date of filing: 27 . 01 . 98

(72) Inventor:

OGURA MASAKI


(54) LOW-VOLTAGE EEPROM/NVRAM TRANSISTOR AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the electron injection efficiency strikingly, by providing the step-difference channel/drain structure, wherein a vertical channel/drain part is added under a floating gate, in the horizontal channel structure.

SOLUTION: A transistor 400a has a P-type silicon substrate 401, N+ source diffusion 404, the horizontal channel part of 410, drain diffusion 406, a floating gate 440 which covers both a horizontal channel and a step-difference channel, and a control gate 445. The floating gate is dielectrically separated by a dielectric layer 42, which is the dioxide thermally grown from the surface of a seiconductor substrate. The control gate 445 is capacitively coupled (capacitive coupling) to the control gate 440 through a dielectric film 430. The dielectric film can be any of the thermally grown silicon dioxide or the combination layer of the silicon dioxide and silicon nitride.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-220044

(43)公開日 平成11年(1999)8月10日


(51) Int.Cl. ⁶		設別記号	F I			
H01L			H01L 29/78 371			
	29/788		27/10 4 3 4	434		
	29/792		441	441		
	27/115					
	27/105					
			審査請求 未請求 請求項の数43 書面 (全 27	頁)		
(21)出願番号	特願平10-51220		(71)出願人 397003471			
			小椋 正気			
(22)出願日		平成10年(1998) 1 月27日	アメリカ合衆国12590 ニューヨークケ	N		
			ワッピンガー フォールズ オールド	ホー		
			プウェルロード 140			
			(72)発明者 小椋 正気			
		•	東京都杉並区高井戸東三丁目 2 の24			
			(74)代理人 弁理士 田中 香樹 (外1名)			
•						

(54) 【発明の名称】 低電圧EEPROM/NVRAMトランジスターとその製造方法

(57)【要約】 (修正有)

【目的】 エレクトロンの注入効率を上げることにより、低電圧化成いは書き込み時間の短縮を図る。その低電圧高注入とFNトンネルを組み合わせることにより不揮発性のランダムアクセスメモリー動作を得る。

【構成】 チャンネルホットエレクトロンの速度方向の水平面に対し、垂直にフローテイングゲートを置くと同時に垂直面チャンネルの不純物分布を最適化した、垂直段差トランジスター構造を構成する。垂直ゲートとドレイン電圧の水平電界相乗効果と非散乱直進注入はエレクトロンのフローテイングゲートへの注入効率を高める。ビット線の電圧選択により書き込み消去も同時に出来るNVRAMである。



20

【特許請求の範囲】

【請求項1】チャンネルからフローティングゲートへのチャンネルホツトエレクトロンの注入をより効率的に出来る、電気的にプログラム出来るメモリーデバイスで次の特徴を持つもの:ソースとドレイン間にチャンネルを持つ基板:前記のチャンネル領域とソース/ドレインの一部の上に電導層のフローティングゲート層間に誘電層を持つ構造;前記フローティングゲート下の前記のチャンネルに水平と垂直な部分を両方持つもの

【請求項2】請求項1の電気的にプログラマブルなメモリーデバイスで前記の水平と垂直な部分は水平チャンネルと垂直チャンネルであり、前記の垂直チャンネルは前記のドレイン領域に隣接しており、水平チャンネルは前記のソース領域に隣接しており、そのデバイスは動作する時、水平チャンネルで加速されたエレクトロンはその運動方向に直進し、その進行方向て対し前記の垂直なチャンネルオキサイドを通りぬけて前記の垂直チャンネル上の前記フローティングゲートの垂直部分に注入されることを提供するもの

【請求項3】請求項2の電気的プログラマブルメモリーデバイスの前記の垂直チャンネルは深さが約20から200mであるもの

【請求項4】請求項2の電気的プログラマブルメモリーデバイスの前記の垂直チャンネルの角度が水平面から計ったときに30度から150度の間であるもの

【請求項5】請求項2の電気的プログラマブルメモリーデバイスの前記のフローティングゲート下の垂直チャンネルがNタイプの材料であり、1 E 1 7 c m³から1 E 19 c m³ の間で軽くドーピングされているもの

【請求項6】請求項1の電気的にプログラマブルメモリーデバイスに於て、前記の水平チャンネルの延長が他の別の(フローティングしていない)コントロールゲートで覆われている;そして前記の垂直な段差チャンネルはフローティングゲートで覆われる、それにより前記の水平チャンネルと垂直チャンネルが電気的に2つの隔離されたゲートによって制御される。水平チャンネルで加速されたエレクトロンは進行方向に直進して垂直なフローティングゲートへ注入されるもの

【請求項7】シングルボリシリコンEEPROMメモリ 40 ーセルで次の特徴を持っているもの;従来のFETランジスターとフローティングゲートデバイスを直列につないだもの;フローティングゲートデバイスのフローティングゲート下に前記の水平と垂直段差チャンネル/ドレインを持っが,フローティングゲート下の段差N-ドレインの長さが意図的に長くされドレイン間のカプリングキャバシタンスを増やすもの;そして上記の水平チャンネル/ドレインが普通 'オン' になっているもの

【請求項8】シングルポリシリコンEEPROMメモリ 供するもの:フローティングゲートからNードレイン拡ーセルで次の特徴を持つもの:フローティングゲートメ 50 散へトンネリングの為の高電圧に耐えるよう軽いドーピ

モリートランジスターが水平と垂直な段差チャンネル/ドレインを持つもの;そして外側にカプリングキャパシターがあるもの;で前記のキャパシターのゲートはフローティングゲートと同じ導伝材料で形成されているもので一緒に接続されているもの;前記の水平チャンネルが普通 'オフ' になっており;そして前記のカプリングキャパシターの他のターミナルである拡散層に電圧をかける事により前記のフローティングゲートメモリートランジスターが選択されるもの

【請求項9】シングルポリシリコンEPROMメモリーセルデバイス次の特徴を持つもの;フローティングゲートメモリーセルトランジスターで水平と垂直な段差チャンネル/ドレインを持つもの;そしてカブリングキャバシターがあり;前記のカブリングキャバシターに前記ののトランジスターのフローティングゲートが接続しているものでフローティングゲート下の段差Nードレインの長さの水平部の長さよりも小さくても良いが、カブリングキャバシターはカブリングレシオを増やす為前記のフローティングゲートトランジスター領域より少なくともより大きいもの;前記の水平チャンネルが普通 オフになっており、前記のメモリートランジスターがカブリングキャバシターに電圧をかけると選択出来るもの

【請求項10】請求項9のEPROMメモリーセルに於 いて段差チャンネル/ドレイン構造のある前記のフロー ティングゲートメモリートランジスターの前記の段差N ジャンクションの同じサイドで消去とプログラム動作が 信頼性を持って行われるもので、フローティングゲート からN-ドレイン拡散 (ディフュージョン) へのトンネ リングの為の高電圧に耐えるようにソースよりも深いN 30 - ドレインジャンクションを軽くドーピングをするもの 【請求項11】 ダブルポリシリコンメモリーセルで次の 特徴を持つもの;ソース、ドレインとチャンネルのある フローティングスタックゲートメモリートランジスター でチャンネルから前記のフローティングゲートへと効率 よいエレクトロンの注入を提供する水平と垂直の段差チ ャンネル/ドレインを持つもの: フローティングゲート からN-ドレイン拡散(ディフュージョン)へのトンネ リングの為の高電圧に耐えられるように、前記の水平と 垂直な段差ジャンクションにおいてソースよりも深いN - ドレインジャンクションを軽くドーピングをすること により提供される信頼性のある前記のメモリーセルの消 去動作を提供するもの

[請求項12] ダブルボリシリコンスプリットゲートEPROMメモリーセルで次の特徴を持つもの:ソースとドレインとチャンネルを持つフローティングスプリットゲートメモリートランジスターで水平と垂直な段差チャンネル/ドレイン構造を持ち、前記のフローティングゲートへチャンネルから効率の良いエレクトロン注入を提供するもの:フローティングゲートからNードレイン拡散へトンネリングの為の高電圧に耐えるよう軽いドーピ

ングと、より深いN - ドレインジャンクションによって 提供される前記の水平と垂直段差ジャンクションでの前 記のメモリーセルの信頼性のある消去方法を提供するも ഗ

【請求項13】ダブルボリシリコンゲートEPROMメ モリーセルでダブルポリシリコンフローティングゲート トランジスターが水平と垂直な段差チャンネル/ドレイ ンをもっている;前記のフローティングゲートにチャン ネルから効率よくエレクトロン注入をする構造を持って いる; コントロールゲートがある; N-ドレイン拡散上 10 のフローティングゲート上の重複した部分の長さが水平 チャンネルの長さより長く調整してある;そして前記の フローティングゲートから前記のコントロールゲートへ のトンネリングにより前記のメモリーセルの消去が出来

【請求項14】請求項9のシングルポリシリコンEPR OMメモリーセルで選択されたワードライン消去が小さ な消去ブロックサイズで行われ、不必要なプログラム消 去サイクルがフローティングゲートトランジスターで最 小限にとどめられる為耐性が良くなることを提供するも 20

【請求項15】請求項11のダブルポリシリコンスタッ クEPROMメモリーセルに於いてN-ドレイン拡散 (ディフュージョン)上の重複したフローティングゲー トの長さを水平チャンネルの長さより長く調整して、又 前記のドレインジャンクションを前記のソースジャンク ションと同じ程浅くしても消去動作を提供するもの

【請求項16】請求項12のダブルポリシリコンスプリ ットゲートEPROMメモリーセルでN-ドレイン拡散 (ディフュージョン)上の重複したフローティングゲー トの長さを水平チャンネルの長さより長く調整して、又 前記のドレインジャンクションを前記のソースジャンク ションと同じ程浅くしても消去動作を提供するもの

【請求項17】不揮発性RAMで低電圧プログラミング とポリシリコンからポリシリコンへの消去動作の両方が 出来るもので次の特徴を持つもの; 基板にソースとドレ イン領域がありその間にチャンネルがあるもの;フロー ティングゲート層が前記のソースとドレイン領域と前記 のチャンネルの一部の上にあり、その構造はダイイレク トリックレヤーとコンダクターレヤーが含まれている: 前記のフローティングゲートの下の前記のチャンネルが 水平と垂直の部分の両方を持っている;そしてワードラ イン選択ゲートが前記の水平チャンネル部の一部分にあ るもの

【請求項18】請求項17の不揮発性RAMで低電圧ブ ログラミングの方法とポリシリコンからポリシリコンへ の消去動作方法を又その二つを同時に提供するもの 【請求項19】トリプルポリシリコン電気的プログラマ ブルメモリーデバイスでチャンネルからフローティング ゲートへのエレクトロンの注入がより効率的に行えるも 50 クトデバイス製造の初期の段階でエッチングによって形

ので次の特徴を持つもの:ソースとドレインの間にチャ ンネル領域をもつ基板;垂直チャンネル部上にフローテ ィングゲートとスタックしたもう一つのポリ合わせて二 層のポリシリコンの構造が前記のドレインの一部分上に 存在し、且つ前記の水平チャンネル部分とソースの一部 分上に三層めのポリシリコンが存在し、その基板、ポリ シリコン間にダイイレクトリックレヤーの絶縁膜を持つ もの;そして前配の垂直チャンネルスタックフローティ ングゲート構造は水平FETデバイスと直結されてお り、別々に分離されたポリシリコンゲートを持つ水平チ ャンネルの中で加速されたエレクトロンが垂直フローテ ィングゲートに注入される前記のエレクトロン注入メカ ニズムを利用するもの

【請求項20】請求項19のトリプルポリシリコン電気 的プログラマブルメモリーデバイスに於いて前記のフロ ーティングゲート上に前記の水平なポリシリコンゲート の延長が提供されており、それによりフローティングゲ ート上に蓄えられたエレクトロンはフローティングゲー トから水平ポリシリコンゲートへのトンネリングにより 消去され除去されるもの

【請求項21】電気的にプログラマブルなメモリーデバ イスでチャンネルからフローティングゲートへのエレク トロン注入が効率的に行われるものの製造方法で次の特 徴を持つもの;ソースとドレイン間にチャンネルを持つ 基板;前記のチャンネル領域とソース/ドレインの一部 の上に電導層のフローティングゲート層があり、前記の 基板とフローティングゲート層間に誘電層を持つ構造; 前記フローティングゲート下の前記のチャンネルに水平 と垂直な部分を両方持つ ; N – ドレインの端は垂直段差 30 にセルフアラインで形成される; そのN - 領域はソース 領域よりも低い位置にある

【請求項22】請求項21の電気的にプログラマブルな メモリーデバイスに於いて前記の水平と垂直な部分が水 平チャンネルと垂直チャンネルであり、前記の垂直チャ ンネルは前記のドレイン領域に隣接して存在し、前記の 水平チャンネルは前記のソース領域に隣接して存在し、 そのデバイスは動作するとき,水平チャンネルで加速さ れたエレクトロンは進行方向に直進して、その進行方向 に垂直に存在する前記垂直チャンネルと前記の垂直チャ 40 ンネル上のフローティングゲート構造の垂直部分に、注 入される事を提供するもの。

【請求項23】前記の垂直チャンネルの角度が水平面か ら計って30から150度の間である請求項22の電気 的にプログラマブルなメモリーの方法

【請求項24】前記の垂直チャンネルがフィールドエへ クトデバイス製造の初期の段階でエッチングによって形 成される;その深さが20から100nmである請求項 23の電気的にプログラマブルなメモリーの方法

【請求項25】前記の垂直チャンネルがフィールドエへ

5

成され、その深さが20から300nmである請求項23の電気的にプログラマブルなメモリーの方法

【請求項26】前記の垂直チャンネル形成後に同じマスクを使って垂直チャンネル段差を設定する:リン、ヒ素、アンチモンから成るグループからのイオンを注入に使って垂直チャンネル段差領域にセルフアラインしたチャンネル/Nードレインを形成する請求項25の電気的にプログラマブルなメモリーの方法

【請求項27】前記のチャンネル上にトンネルシリコンオキサイドを形成してその上に前記のフローティングゲ 10ートになる前記の第1のポリシリコンレヤーをパターニングをして、前記の垂直チャンネル段差上にフローティングゲートを形成する請求項26の方法

【請求項28】請求項27の方法に於いてスタックゲートメモリーセルが形成される方法

【請求項29】請求項27の方法に於いてスプリットゲ ートメモリーセルが形成される方法

【請求項30】前記のフローティングゲートになる前記の第1ポリシリコンレヤーと、その上にデボジットされたダイエレクトリックレヤーと、その上に前記のコント 20ロールゲート用の第2ポリシリコンレヤーをパターニングする事により形成される請求項26の方法

【請求項31】チャンネルからフローティングゲートへ のエレクトロン注入の効率を良くする電気的なプログラ マブルメモリーデバイスを形成する方法で次の特徴を持 つもの:分離された表面領域を持つ半導体基板を提供す る:ソースとドレイン領域間に少なくとも1つの分離領 域がある:前記のソースとドレインの間に望む深さに前 記の基板をエッチングすることにより、少なくとも1つ の前記の分離領域内に垂直段差が形成される;垂直段差 にイオン注入してN領域が形成されが、そのN領域は前 記のソースとドレイン領域のいずれかに隣接している; 前記ノN-ドレインはセルフアラインでステツブの端に つくられ、N-ドレインはソースよりも低い位置にあ る:前記のソースとドレイン領域の一部と前記のチャン ネル上にフローティングゲートを持ち、そのコンダクタ 一(フローティングゲートポリ)レヤーと前記のチャン ネル間にダイイレクトリックレヤーからなる;そして前 記のフローティングゲート下の前記のチャンネルは水平 と垂直の両部分を持つ

【請求項32】請求項31の方法においてコントロールゲートは前記のフローティングゲート上のコンボジット(合成)ダイエレクトリックレヤーの上に形成され:ボリシリコン層を形成し前記のポリシリコン層をパターニングすることにより前記のコントロールゲートを設定する

【請求項33】請求項31の電気的にプログラマブルなメモリーデバイスの製造法において、前記の水平部分と垂直部分が水平チャンネルと垂直チャンネルであり、前記の垂直チャンネルは前記のドレイン領域に隣接してお 50

り、前記の水平チャンネルは前記のソース領域に隣接しており、そのデバイスの動作中に水平チャンネル内で加速したエレクトロンをモーメンタム方向に、垂直チャンネルと前記の垂直チャンネル上のフローティングゲートの垂直部に、直進して注入する。

【請求項34】前記の垂直チャンネルの深さが20-300mmの間である事を特徴とする請求項31の電気的にプログラマブルなメモリー方法

【請求項35】前記の垂直チャンネルの角度が水平面から計って30-150度の間である事を特徴とする請求項31の電気的にプログラマブルなメモリー方法

【請求項36】前記の垂直チャンネル形成後同じマスクを使って垂直チャンネルの段差を設定する(デファインする)請求項31の電気的にプログラマブルなメモリー方法

[請求項37]前記の垂直チャンネル上に前記のフローティングゲートを形成する請求項31の方法で、前記のチャンネル上に前記のダイエレクトリック層であるトンネルシリコンオキサイドを形成し、その上に前記のコンダクティブ層である第1ポリシリコン層を形成し、それをフローティングゲートにパターニングすること

【請求項38】請求項31に於いてスタックゲートメモリーセルを形成する方法

【請求項39】請求項31に於いてドレインが段差底に あるスプリットゲートメモリーセルを形成する方法

【請求項40】チャンネルからフローティングゲートへ のエレクトロン注入をより効率的にする電気的にプログ ラマブルなメモリーデバイスの形成方法で次の特徴を持 つもの:半導体基板の表面に分離領域をもつ:少なくと も1つの前記の領域にワードラインゲート構造を形成す る:ワードラインゲート構造に隣接してソース領域を形 成する;前記のワードラインゲート構造に隣接してN-ドレイン領域を形成するが前記のソース領域からスペー スを空けて置かれている;前記の1つの分離領域に垂直 段差をもち、前記のN-ドレイン領域を前記のソースと ドレインの間に基板に望む深さにエッチする事によりそ の垂直段差は形成される:前記のN-ドレイン領域内 で、より低い位置にあるドレイン領域を高濃度にイオン 注入して形成する: ワードラインに隣接して前記のソー 40 スコンタクトを形成し;前記のチャンネルと一部の前記 のソースとドレイン領域上にフローティングゲート構造 を形成し、その構造はダイエレクトリック層とその上の コンダクター層からなり;そして前記のフローティング ゲート下の前記のチャンネルは水平と垂直部分を両方持

【請求項41】チャンネルからフローティングゲートへのより効率的なエレクトロン注入の出来る電気的プログラマブルメモリーデバイスの形成方法で次の特徴を持つもの:半導体基板表面に分離領域を提供する;前記の分離領域内に、ソースとドレイン領域間にチャンネル領域

がはさまれている;前記のソースとドレインドレイン領 域が前記の分離領域の表面より低い位置に存在する;前 記の分離領域内に前記のソースとドレインドレイン領域 ををもち、前記のソースとドレインの間に300nm以 上の深さに前記の基板内へとエッチングする事によりト レンチドレイン領域を形成、そのトレンチにより垂直段 差を形成する;前記のドレイン領域に接する垂直段差の N-領域をイオン注入で形成する;前記のソースとドレ イン領域の部分と前記のチャンネル上にフローティング ゲート構造を形成し、その構造はダイエレクトリックレ ヤーとその上のコンダクターレヤーを含む;前記のダイ イレクトリックレヤーは前記の段差上と前記のトレンチ 上に形成され、そのダイイレクトリックレヤー上に前記 のコンダクターレヤーのポリシリコンがあり、それは前 記のトレンチ内外の前記のダイイレクトリックレヤー上 にデポジットされた:前記のポリシリコンレヤーは、前 記のフローティングゲート構造を完成させる為に前記の トレンチに内にある前記のレヤーのその部分のみ残して 平旦化される;そして前記のフローティングゲートの下 にある前記のチャンネルは水平と垂直の両部分を持って 20

【請求項42】前記の垂直チャンネルが水平面から計っ て30-150度の間である事を特徴とする請求項41 の電気的にプログラマブルなメモリー方法

【請求項43】前記の垂直チャンネルが100-300 nmの間の深さにエッチングされる事によって形成され る請求項41の電気的にプログラマブルなメモリー方法 【発明の詳細な説明】

[0001]

不揮発性半導体記憶装置係わ 【産業上の利用分野】 り、エレクトロンの注入効率を改善、低電圧化、書き込 み時間の短縮,不揮発性のランダムアクセスメモリー動 作を図るデバイス構造とその製造法。

[0002]

【従来技術の説明】ホットエレクトロンのゲート絶縁膜 を通り抜けゲートへのエミッションのメカニズムは、 A. フィリップ (A. Phillips et al. 1975 IEDM Technical Diges t, P. 39)で確認されている。以後その現象はタク ニン(T. Ning et al. Applied P hysics 1997 Vol48, P. 286)等 多くの科学者によって詳しく調べられている。ホットエ レクトロンエミッションの確認前は電気的プログラマブ ルメモリー (EPROM) はチャンネルホットエレクト ロンEPROMに大変良く似たメモリー構造を使ってい た。しかしそれはフローマン、ベンチカウスキーによる (Froman-Bentchkowsky:P-ch annel 1971 ISSCC P. 80' a F ully decoded 2048 bit Ele ctricany-ProgrammableMOS- 50 -si)のキャパシタンス比(=カプリングレシオ(結

ROM")と"FAMOS-a New Semico nductor Change Sterage De vlce", (Solid StateElectro nics, 1974, vol17, P. 517) に示さ れるように高電界なだれメカニズム (アパランチ ブレ ークダウン メカニズム)を使ってメモリーセルをプロ グラムしたが、シリコンゲート上でのホットエレクトロ ンエミッション機構の発見直後に, この注入機構がn-MOSFET EPROMセルのプログラミングにJ. バーンス (J. Barnes et al, 1976 IEDM P. 177, "Operation and Characterization of N-channel EPROM cell")とP. サルスベ y- (P. Salsbury 1977 ISSCC P. 186, "High Performance M OSEPROM using a stuck-gat e cell")によって使われた。J. バーンズは2 つの基本的なタイプのダブルボリシリコンCHEEPR OMトランジスターを示した。図1Aのスタックゲート トランジスター100aと図1Bのスプリットゲートト ランジスター100bである。両方共N+ソースジャン クション104, N+ドレインジャンクション106、 P-基板 101、チャンネルゲート絶縁膜 120、フロ ーティングゲート(浮遊ゲート)140,ポリオキサイ ド130、そしてコントロールゲート145を持ってい

8

【0003】トランジスター100bはスプリットチャ ンネルを持ち、それは電導性がフローティングゲート1 40によってコントロールされる部分110とそれにつ ながった電導性がコントロールゲート145によってコ ントロールされる部分118とで成り立っている。図1 Bでの900はパッシベーション層である。トランジス ター100aと100bのどちらのタイプもプログラミ ングはシリコン表面に近く,且つドレインジャンクショ ンの近くでホットエレクトロンの注入がおこなわれる。 【0004】フローティングゲートへのホットエレクト ロンエミッションを正しく予想する数値モデルはケェミ ン・フー (Cheming Hu, IEDM 197 9, P. 223" Lucky-Electron Mo 40 del of ChannelHotElectron Emission") によって確立された。図2は、 一般的なダブルボリシリコンスタックゲートEPROM トランジスー200の断面図であり、ラッキーモデルを 説明するのに使われたものである。トランジスターはN MOSトランジスターでソース204、ドレイン20 6. 基板201. フローティングゲート240. コント ロールゲート245がある。電圧Vcgがコントロール ゲート245にかかるとキャパシティブカプリング(容 量結合) によりCcg-fg/(Ccg-fg+Cfg

合率))に応じてフローティングゲートの電圧が増加す る。とこでСсg- f gはコントロールゲート-フロー ティングゲート間のキャバシタンス(容量)であり、C fg-siはフローティングゲートとチャンネル、ソー ス/ドレインのキャパシタンスである。一旦フローティ ングゲート電圧がしきい電圧を越えるとエレクトロンは ソースからドレインに流れ始める。シリコン表面から 1 0 n m以内の表面に近いチャンネル中のエレクトロンは ドレイン・ソース間のポテンシャルにより水平方向に加 速する。エレクトロンは水平方向の電界からエネルギー 10 とモーメンタムを得てドレイン端206付近で最高エネ ルギーに達する。ほんの一部のエレクトロンはトンネル 絶縁膜(220)のバリアの髙さより髙いエネルギーを 得る。エレクトロンのエネルギーが絶縁膜のバリアの高 さを超える時、エレクトロンのモーメンタムがエネルギ ーのロス無く音響フォノンの散乱により上方向に変わり フローティングゲートに向かって行くとエレクトロンが 絶縁膜220の中に注入されて、フローティングゲート ポリシリコン240に至達する可能性が生ずる。チャン ネルからポリシリコンへの注入の可能性は、IE-6か 5 I E - 9 の間のレベルのものである事が観察されてい る。フローティングゲートへのチャンネルホットエレク トロンエミッションは、どんなにチャンネル長やジャン クションの深さが小さくても、もしVd-Vsが2.5 V以下なら、ほとんど無い事がこのモデルで提案されて いる。

[0005]

【従来技術の問題点】チャンネルエレクトロンのフローティングゲートへの注入率は、小さ過ぎて色いろな面で問題を生じる。EPROMとEEPROMメモリー動作 30 に対するチャンネルホットエレクトロン注入の問題点は:

【0006】エレクトロンがフォノン散乱により上方向に方向転換している可能性は、ホットエレクトロンはほとんどがドレイン電圧加速によって作らなければならない為、2.5V-3Vと云う論理上の必要量よりドレイン電圧をずっと高くしなければならない事(たとえば5V以上)。

【0007】コントロール電圧が高くなければならない事(カップリングレシオの0.6~0.5 に対し9-1 40 0 V)。それは注入されたエレクトロンがフローティングゲートボリシリコンに達する為には(フローティングゲート電圧はドレイン電圧を越える必要がある)電界の助けが要るからである。フローティングゲート電圧がドレイン電圧より低い時絶縁膜に注入されたエレクトロンは、チャンネルに押し戻される。

【0008】エレクトロンをフローティングゲートに貯めるプログラム時間が長い。読み出し時間がナノ秒単位であるのに比べ、エレクトロンの注入効率がIE-6以下である為普通マイクロ秒の単位である。

【0009】注入電流が小さ過ぎる為、注入電流コントロールを、ドレイン電圧とコントロールゲート電圧の両方に頼る為にエレクトロンの蓄積レベルを1度のプログラムサイクルでコントロールするのは難しい。

10

【0010】メモリーアレイでコントロールゲートをデコードする高電圧デバイスが必要な事。コントロールゲートの電圧が高ければ高い程厚いゲート絶縁膜と長いチャンネル長が必要である。これが集積度にペナルティとなりスケーリング技術に障壁となる。

[0011]高いドレイン電圧のため、必要以上の高エネルギーのホットエレクトロンが使われオキサイドクリスタルラチスをダメージし、トラップを造るので絶縁膜が早く疲幣し耐性が悪くなる。

【0012】低い注入効率のためドレインとコントロールゲートに於いて高電圧が必要な為消費電力とドレイン電流が高い。

【0013】電気的消去可能なプログラマブルリードオンリーメモリー(EEPROM)に於いてはフローティングゲートに貯められたエレクトロンはトランジスターターミナルに適切な電圧を加える事により除かれる。EEPROMのフローティングゲートからエレクトロンを除去する消去の方法は2つある。1つは、ダブルポリシリコンEEPROMセルを使ってエレクトロンをフローティングゲートから下方のシリコンに(つまりソース・ドレイン拡散または基板)除去する方法である。もう1つは、トリブルポリシリコンEEPROMセルを使ってエレクトロンをフローティングゲートから別の第3のゲートへ除去する方法である。

【0014】ダブルポリシリコンセルの方法は、サマチ эサ (G. Samechusa et al. 1987 IEEE Journal ofSolid Circ uits, Vol. SC-22, No. 5, P. 67 6."0/2 Flash EEPROM using double polysilicontechno logy")によって述べられている。このダブルポリ シリコンセルの変形はクメ(,H. Kumeet a 1. "Flash-Erase EEPROM cel l with an Asymmetric Sour ce and Drain Structure, "T echnical Digest of the IE EE International Electron Device Meeting, December 1987, P. 560) とキネット (V. N. Kyne tt et al. "An In-system Re programmable 256K CMOS Fl ashMemory". Digest of Tech nical papers, IEEE Interna tional Solid-State Circui ts Conference, February 198 50 8, P. 132) によって述べられている。

いる。

11

【0015】クメによる一般的なダブルポリシリコンス タックゲート EEPROMセルは、図3Aに示される ようにエレクトロンをフローティングゲートから下方の シリコンに除く。ダブルポリシリコンEEPROMトラ ンジスター300aに於ける消去は、フローティングゲ ート340とソース拡散ジャンクション304の間でト ンネルオキサイドの電界がF-Nトンネリングのクリテ ィカル電界~10MV/cmを越えるとトンネルオキサ イド320を通して達成される。普通の消去の電圧であ るとトンネルオキサイドが10nm、拡散ジャンクショ ンが12 V、コントロールゲートが Φ V でドレイン電圧 はフロートしている。との方法は、ソースジャンクショ ンに高電圧が必要なので、ジャンクションはアバランチ ブレークダウンになり易い。このブレークダウンから守 る為にソースジャンクションは、ドレインジャンクショ ンより深くしてある。(ドレインジャンクションは浅く しておかなければならない。ホットチャンネルエレクト ロンの為にドレイン端の高電界を作る為である。) この スタックゲートセルは、図1AのEEPROMセル10 O a のバリエーションであるが、非対称の深いソースジ ャンクションを持っている。

【0016】ダブルポリスプリットゲート トランジスター100bは、ジャンクションが片方だけしか無いので、非対称の拡散の書き換え回数の多いアプリケーションには使えない事が記録されている。

【0017】トリプルポリシリコントランジスターはと の問題を解決する。エレクトロンがジャンクションでは なく第3のポリシリコンを通うして除かれるからであ る。又トリブルポリシリコンEEPROMセルはスケー ルダウンメモリー技術用の深いジャンクションの問題を 30 解決する。トリプルポリシリコンデバイスは、キューベ ック (J. Kupec et al. 1980 IED M TechnicalDigest, P. 602" T riple Level Polysilicon E EPROM with Single Transis tor perBit") によって説明されている。 と のキューペックデバイスの改良がマスオカ (F. Mas uoka, H. lizuka US PatNo. 4. 531, 203 Issued July 23, 19 85) によって提案されている。同じセルのバリエーシ 40 ョンがクオ (C. K. Kuo and S. C. Tsa nUS Pat. No. 4, 561, 004 issu ed Dec24, 1985) とウー (A. T. Wu et al, 1986 IEDM Technical Digest, P. 584"Q Novel High -speed, 5-V ProgrammingEPR OM structure with sourceside injection")とハラリ(E. Ha rariUS Pat. No. 5, 198, 380 i s

【0018】 これら全てのトリプルポリシリコンメモリーセルは、ポリシリコンレベルの1つを消去ゲートとして使っている。消去ゲートは、フローティングゲートの近くにあり、薄いトンネルダイエレクトリックによって絶縁されている。トランジスターの全てのエレメントに

絶縁されている。トランジスターの全てのエレメントに適切な電圧がかかると、フローティングゲートから消去ゲートに電荷が除去される。色々なトリブルボリシリコンEEPROMセルの中のキューペックによる第3ボリ

シリコンを消去用に使ったEEPROMトランジスター 300bを図3Bに示す。

【0019】トランジスター300bでは、フローティングゲート340に貯められたエレクトロンはフローティングゲート側壁から第3ポリシリコン350へと除去される。消去中に各々のノードにかかる電圧の一般的な例としては、20nm ONO325の為のトリブル消去ポリシリコン上に12-15Vが、コントロールゲートの第2ポリシリコン345上と拡散ジャンクション304と306にOVがかけられる。プログラム中のドレイン上の電圧は約5Vと低いので、トリブルポリシリコントのアバランチブレークダウンやジャンクションリークの問題が存在しない。しかし、トリブルポリシリコントランジスターにも問題はある。問題は次の通りである:

[0020] 余分な消去用のポリシリコンのデボジションが要る事と、トンネル消去用にダイイレクトリックレヤー(絶縁層)が要る為余分な工程がトリブルポリシリコン形成に必要な事である。これは、工程を複雑にするのみではなくメモリーセルの集積度にも影響する。

【0021】消去用の高電圧をつくる為の余分なサーキットが必要である。余分なサーキットが集積度に悪影響を与えるのを極力押さえる為に、消去のブロックサイズを比較的大きなものしなければならない。大きなブロックサイズの消去は、不必要なプログラムと消去サイクルを増やす為メモリーアレイの全体的な寿命を縮める。 【0022】

【発明が解決しようとする課題】本発明は電気的プログラマブルリードオンリーメモリー(EPROM)と電気的消去可能なプログラマブルリードオンリーメモリー

(EEPROM) においてに、特にデバイス構造を改良, 動作技術を効率的にすることにより不揮発性メモリーの応用を広くするものである。

ed Dec24, 1985) とウー (A. T. Wu et al, 1986 I E DM Technical Digest, P. 584 ~ Q Novel High - speed, 5-V Programming E P R OM structure with source- side injection ~) とハラリ(E. Hari US Pat, No. 5, 198, 380 is sued Mar30, 1993) によって述べられて 50 れる。メモリーの状態はフローティングゲート上に保た

れる電荷の量によって決まり、それがトランジスターの しきい値をコントロールする。チャンネルホットエレク トロン(CHE)に於ける電荷の蓄積のメカニズムを次 に説明する。

【0024】フローティングゲート上にあるコントロー ルゲートに電圧がかけられた時、コントロールゲートか ちのフローティングゲートヘキャパシティブカプリング によりフローティングゲートのボーテンシャルが増加す る。一旦フローティングゲート電圧がしきい電圧を越え ると、エレクトロンはソースからドレインへ流れ始め る。水平の電界が、ドレイン-ソース間のポーテンシャ ルの差によりチャンネル中のエレクトロンの水平な動き を加速する。エレクトロンはフィールドからエネルギー とモーメンタムを得てドレイン端で最高エネルギーに達 する。エレクトロンのエネルギーが絶縁バリアの高さを 超える時、エレクトロンが絶縁膜に注入され、もしエレ クトロンのモーメンタム (モーション) がフローティン グゲートの方向ならばフローティングゲートポリシリコ ンに到達する可能性がある。しかし、この可能性は大変 小さい為、低効率で長いプログラム時間が必要になる。 一旦エレクトロンが注入されフローティングゲートに蓄 積されると、メモリーのしきい値電圧が増加する。

【0025】メモリートランジスターの状態は、ソース とドレインとコントロールゲート上に電圧をかける事に より読み取りがなされ、これは普通のMOSFETトラ ンジスターの動作と同じである。ソースとドレイン間の 電流の流れる量は、しきい電圧によって影響される。つ まり蓄積されたエレクトロンの量によってきまる。フロ ーティングゲートに蓄積されたエレクトロンが多ければ 多い程、しきい電圧が高くなり電流が低くなる。メモリ ー状態は電流レベルによって決まる。一般的に何百万分 の一と云うチャンネルエレクトロンの小さな量がフロー ティングゲートに注入される為フローティングゲートに エレクトロンを注入するプログラミング時間は、同じメ モリートランジスターの読み取り時間に比較すると大変 遅いものである。それゆえプログラム時間を少しでも改 良する為に高いドレインとコントロールゲート電圧が、 EPROMとフラッシュEEPROMで使われる。この 高電圧の必要性がメモリーアレイのスケールダウンにと って、大きな障害となっている。

【0026】本発明の主目的は、新しいメモリーセルの デザインと構造を提供しエレクトロン注入効率を著しく 改良する事である。

【0027】本発明の他の目的は、新しいメモリーセル のデザインと構造を提供し、信頼性のあるプログラミン グと消去を同一のドレインジャンクションから行う事を 可能にする事である。

【0028】本発明の他の目的は、エレクトロン注入に 必要なドレインとコントロールゲートの電圧を減らし、 将来のメモリーセルのスケーリングと高集積を可能にす 50 技術のダブルポリシリコンの代わりに 5 V の低電圧プロ

14 ると共に、メモリーセルの信頼性を上げ耐性(書き込 み、消去回数)を良くする事である。

【0029】本発明の他の目的は、ターゲットレベルの エレクトロン蓄積を早いプログラミング時間で可能にし て、それによってエレクトロン注入のコントローラビリ ティと組み合わせシングルメモリートランジスターのマ ルチレベル/マルチビットのアプリケーションをもっと 効果的に得る事である。

【0030】本発明の他の目的は、シングルポリシリコ ンセル内のEPROM機能にプログラム読み出しの新し い構造と動作技術を提供する事を特徴とする。

【0031】本発明の他の目的は、フローティングゲー トからコントロールゲートへのトンネリング消去の為の 動作技術を従来技術によるトリプル(3重)ポリシリコ ンEEPROMの代わりに、ダブル(2重)ポリシリコ ンEEPROMセルで可能とする新しい構造を提供す る。

【0032】本発明の他の目的は、新しい構造を持った スプリットゲートセルの不揮発性RAMの機能の特徴を 提供し、ワードライン(コントロールゲート)が選択さ れたとき, 'ゆ' (プログラム)が1, (消去)を書く 動作技術を提供する事である。

【0033】本発明の他の目的は、EPROMやフラッ シュEEPROMや不揮発性メモリーアプリケーション 用のもっと簡単でコントロール性のある製造工程を提供 する事である。

[0034]

【発明のまとめ】そして、とれらの本発明によって達成 される色々な特徴は単一で使われても、組み合わせても 30 良い。主な特徴を以下に簡単にまとめる:

【0035】従来技術によるチャンネルホットエレクト

ロン注入タイプのEPROMとEEPROMの問題はこ れ迄、水平だったチャンネル構造にフローティングゲー トの下に垂直なチャンネル/ドレイン部を加えた段差チ ャンネル/ドレイン構造を提供する事により解決出来 る。これにより、チャンネルからフローティングゲート へのエレクトロン注入の効率性は著しく向上する。水平 チャンネルで加速されたエレクトロンが直接進行方向の フローティングゲートの垂直部分に突入するからであ る。これと反対に、従来の技術はフォトンによるエレク トロンの散乱とフローティングゲートへの90度の上方 向への方向転換と云う非直接的方法に頼っていた。段差 による垂直注入の特徴は高注入効率、プログラミング時 間を短縮しマルチレベルのストーレージを容易にし、コ ントロール性を向上し動作を低電圧で動作する事を可能 にし信頼性と全工程の簡易化を達成する。

【0036】ドレインオーバーラップ領域を水平チャン ネルの長さより少し長めに調整するだけで段差チャンネ ル/ドレイン構造の本発明の第1の特徴を使って、従来 グラム可能なシングルポリシリコンEPROMセルが達成される。その構造と生産工程の簡素さと低電圧動作のためロジック或いはDRAMのプロセスを使いそのチップ上にEPROMをインテグレーションすると云ったアプリケーションに使われうる、又DRAMチップ上の冗長パーソナライゼーション用のアルミ線、ポリシリコンフユーズを置き換えることが出来る。

【0037】段差チャンネル/ドレインのあるダブルポ リシリコンEEPROMトランジスターに於いて消去と プログラム動作が同一のジャンクションを使い信頼性を 10 持つて行えると云う新しい特徴を達成出来る。注入効率 に大きな悪影響を与えずにフローティングゲートから拡 散へとF-Nトンネリングを起こすのに必要な高電圧に 耐えるように、N-ドレインの長さをより長くし、ジャ ンクションの深さをより深くし、量(ドース)を軽くし たり調整する。従来技術のEEPROMはトンネリング から拡散への信頼性の高い消去動作は、深いソース側の ジャンクションでのみ行う事が出来たが、プログラミン グに使われる浅いドレインジャンクションでは出来なか った。従来型のスプリットゲートセルでは、フローティ ングゲートは一方にジャンクションがあるだけでなの で、同じサイドでの消去とプログラムはできない。しか し、スプリットゲート構造もスタックゲート構造でもと の新しい特徴を使うことにより同一のジャンクションを 使いEEPROMトランジスター可能にする。段差チャ ンネル/ドレインのあるダブルポリシリコンEEPRO Mトランジスターに於けるフローティングゲートからコ ントロールゲートへのトンネリングによる消去動作の他 の新しい特徴も、N-ドレイン拡散上のオーバラツブ (重複) したフローティングゲートの長さを調整する事 30

【0038】従来技術では、フローティングゲートから 他のポリシリコンへのトンネリングによるエレクトロン の除去は、EEPROMトランジスターではトリブルボ リシリコン構造が必要だった。この新しいダブルポリシ リコンEEPROMトランジスターの特徴は、浅いドレ インジャンクション(フローティングゲートから拡散へ の)、工程の複雑さをシンプルにし(ダブルポリシリコ ン対トリプルポリシリコン)、ワードライン(コントロ ールライン)レベルのような小さなブロックサイズの消 40 去を可能にし、不必要なプログラム/消去サイクルが減 らされる事による長寿命性等を提供する事である。従来 技術のEEPROMでは出来なかったことであるが、段 差チャンネル/ドレイン構造のあるスプリットゲートダ ブルポリシリコントランジスターを使った不揮発性RA M動作は、低電圧プログラミングとポリからポリへのト ンネル消去の動作特徴を組み合わせて可能にされる。ラ ンダムアクセスメモリーの定義は選択されたコントロー ルゲートに対して同時に違った場所にある(異なるビツ ト) トランジスターに"0″(プログラム)と"1″

によって可能になる。

(消去) 書き込める事である。最適化されたデザインとドレインとソース上の電圧の課し方で、段差チャンネル/ドレイン構造のあるスプリットゲートダブルポリシリコントランジスターはこのRAM機能を達成出来る。この注入段差チャンネルのあるダブルポリシリコンスプリットゲートトランジスターは、不揮発性である上しかもRAMのように動作するので、ずっと広いアプリケーションにつかえる。又、ビット毎のプログラムと消去が可能な為プログラム/消去時間を短くすると共にプログラム/消去への耐性が延びる。

16

【0039】水平チャンネルと垂直チャンネル(しかし N-ドレイン領域の無い)があるトリブルポリシリコン EEPROMトランジスターを提供する。これは段差チャンネル/ドレインのあるダブルポリシリコンEEPR OMトランジスターのバリエーションであり、エレクトロンの直進走方向がフローティングゲートに垂直である 為高注入効率があると云う同じ概念を使っている。

【0040】本発明の主目的は、段差チャンネルデバイス構造が生産可能な事をデモンストレートする事である。まず、段差にセルフアラインしたN-ドレインを持つ段差チャンネルを形成する簡単な方法を示す。その中でフローティングポリシリコンゲートは段差チャンネルをセルフアラインでない工程でおおう。段差を作るこの簡単な方法を使いERPROM/EEPROMに於けるスタックとスプリットゲートトランジスターを形成する基本的な工程が示されている。

【0041】スプリットゲートトランジスターの別の形成方法も提供されている。その中でフローティングゲート下のチャンネルと段差の長さは正確に形成出来、スペーサー技術をフルに使って誤差はほとんど無視できる。 【発明動作の説明】

【0042】 ドレイン端に段差注入チャンネルのある EEPROMNチャンネルトランジスター図4Aと図4 Bは本発明の第1請求項の段差注入チャンネルトランジ スターの断面図である。図4Aのトランジスター400 aはPタイプのシリコン基板401(P+を添加した半 導体基板上のp タイプのエピタキシャル層でも良い)、 N+ソース拡散404、410の水平チャンネル部、ド レイン拡散406、水平チャンネルと段差チャンネルの 両方を均一におおうフローティングゲート440、コン トロールゲート445を持っている。フローティングゲ ートは半導体基板表面より熱生成されたダイオキサイド である誘電層420により誘電的に分離されている。コ ントロールゲート445はフローティングゲート440 に誘電膜430を通じキャパシティブリーにカップル (容量結合) されており、その誘電膜は熱生成のシリコ ンダイオキサイドかシリコンダイオキサイドとシリコン ナイトライドのコンビネーション層のどちらでも良い。 pタイプ401は一般的に約1E16cm⁻⁸から5E 50 17 cm-3 の間で添加される。ダイエレクトリック膜 420は一般に5から10ナノメートルの厚さで、フロ ーティングゲート440は、普通ポリシリコンの厚いN +添加膜で厚さは100nmでも300nmでも良い。 コントロールゲート445は厚いN+添加膜の付いたボ リシリコンシリサイドの様な低抵抗の配線材料か他のリ フラクトリー (不反応) 材料又はメタルでも良い。パシ ベーションは層900で示され既知のシリコンオキサイ ド、シリコンナイトライド、シリコンオキシナイトライ ドかその組み合わせの様なもので作れる。N+ソース拡 散404はヒ素、リン、アンチモン、イオン注入で作ら 10 れる。段差形成前にボロンヘイロー(ボケット)を浅く 注入してコーナ415の電界を増し注入効率を高め手も 良いNチャンネルドレイン402は同じイオン不純物材 料が使われるが、段差チャンネル端413に段差が形成 された直後でオキサイドレイヤーの作られるまえにセル フアラインで注入される。

【0043】図4Cに示されるように半導体基板のオリ ジナル表面の水平面から計られた段差の角度はの際にそ んなにクリティカルではなく垂直のふかさにして20n m以上のある限り高注入条件を満たす。との角度が小さ 20 過ぎると段差チャンネル部の長さが長くなり過ぎ、集積 度が悪くなる。其れ故段差角度が30度以上が良い。と の段差413の深さは少なくとも20nmかそれ以上で ある。段差413の目的はフローティングゲート440 にホットエレクトロンを効率的に注入する事である。

【0044】コントロールゲート445に適切な電圧を 加えると容量結合(キャパシティブリーカップルド)に よりフローティングゲートのポーテンシャルは上がりエ レクトロン層がチャンネル部410に形成される。その エレクトロンは、その後MOSFETトランジスターで 30 見られるようにドレイン拡散406が正電圧をかけられ たとき,その水平ドレイン電界により加速される。エレ クトロンはシリコン表面の水平チャンネル部410のイ ンバージョンレイヤー内(普通10nm程度)を流れ る。もしN-ドレインがチャンネル415の角(かど) を適度の添加濃度で(普通cm~3 に付IE18以下で あるが)であると、最高の電界がサイドチャンネル41 3にそって角415近辺に作られる事が出来エレクトロ ンがそとで最高スピードに達し、エレクトロンの進行が まだ水平に近いのでこれが注入点になる。従来のCHE

EPROMではチャンネルで加速されたエレクトロン はフォノン散乱後、フローティングゲート方向へ90度 上方転換されたうちでもエネルギーが3 e V以上のもの がフローティングゲートへ注入されると云う非直接的な 方法に頼っていた。フローティングゲートへのエレクト ロンの注入の段差構造において、トランスポートで得ら れたエレクトロンのチャンネルエネルギーがバリアの高 さ (シリコンダイオキサイドなら3 e V) より高いもの は全て、フローティングゲートポーテンシャルが角41 5のポーテンシャルより高いと、フローティングゲート 50 プログラム時間が減る。グゲートに貯めるプログラム時

に真っ直ぐフォノン散乱の必要なく注入される。又コン トロールゲートからの容量結合によるフローティングゲ ートポーテンシャルは、トンネルオキサイドのパリアの 髙さをショトキー効果で下げる一方、水平方向の電界を 増しチャンネルエレクトロンを加速する。このようにし て、本発明の段差構造の構成はチャンネルからフローテ ィングゲートへのエレクトロンの注入効率を著しく向上

18

【0045】フローティングゲート電圧がエレクトロン 蓄積の為に下がり、しきい電圧より下がるとチャンネル エレクトロンは消え電流は流れない。読み取りモードの 際パワーノイズによる電圧サージの為フローティングゲ ートへエレクトロンの注入が起こるのを防ぐ為にドレイ ンとソースを切り替えるのが好ましい:つまり段差側を ソースにし、もう一方の端をドレインにする。

[0046] チャンネルホットエレクトロンプログラム で段差ドレイン/チャンネルEPROMトランジスター を使い低電圧で高い注入効率を得る為の条件を次にまと める:

構造条件:

- (1) 段差の深さは20 n m以上で水平チャンネル面か らの角度は30度以上が好ましい。
- (2) ドレインジャンクション端はチャンネルの角にと どくのが好ましいがpタイプ段差チャンネルでも高い注 入効率を達成する。

【0047】選択随意条件:

- (1) 段差チャンネル角の注入点のボーテンシャル(ソ ースジャンクションに比べ)は2.5~3.0V以上で ある。
- (2) フローティングゲートのポーテンシャルは注入点 角のボーテンシャルより少なくとも大きい事。

【0048】従来のEPROMに比べ本発明のEPRO M構造は従来のEPROMセルの低注入効率で必要とさ れた5Vよりずっと低い3V程のドレイン電圧によって 得られ、ホットエレクトロンのフローティングゲートへ の注入効率が高い事を特徴とする。それで従来の発明に よるEPROMセルに必要とされるコントロールゲート 電圧も相対的に大幅に減らされ得る。低電圧での高注入 は"従来技術の説明"のセクションで説明された多くの 問題点を解決出来る。

【0049】本発明のドレイン電圧は、ホットエレクト ロンエミッションが高い注入効率で既に達成される為、 理論限界の2.5-3.0 V程に下げる事が出来、従来 発明によるEPROMに必要とされる電圧のほぼ半分に 近いものである。

【0050】本発明のコントロール電圧もドレイン電圧 の削減と相対的に減らすことが出来る。

【0051】本発明の髙い注入効率の為ターゲットレベ ルの注入エレクトロンをフローティングゲートに貯める

間が減る。

【0052】フローティングゲート上のマルチレベルス トーレージがコントロールゲート電圧によって決められ たターゲットレベルを達成するプログラム時間が短い為 に簡単になる。

19

【0053】従来発明のEEPROMセルに於けるホッ トエレクトロンを書き込む為の電界が高くなくて済む 為、本発明によるとメモリーセルの信頼性と耐性が良く なる。

【0054】コントロールゲート用の電圧の高さが低く 10 なる為支援回路オキサイドの厚さとチャンネル長が大き く減らされる。

【0055】高注入効率と低電圧動作の為プログラミン グ中の電力消費が著しく減り、ポータブルオペレーショ ンに大変魅力的である。

[0056]

【実施例】

【実施例:シングルポリシリコン段差チャンネル ドレ インEPROMトランジスターとその動作】本発明の目 的である段差注入チャンネル/ドレインを使い従来技術 20 得られる。 より低電圧プログラマビリティーを達成したシングルボ リシリコンnーチャンネルEPROMセルを可能にし た。

【0057】5 V以下の低電圧動作は高圧デバイス用の

厚い絶縁膜とドレインエンジニアリングプロセスが必要

ないので魅力的である。図5A, 5Bと5Cは本発明に よる第2の特徴であるシングルポリシリコンのチャンネ ルEPROMトランジスターの断面図である。このトラ ンジスターはトランジスター400aを改造したもので 第2のポリシリコンが除かれドレインLn領域に重複す るゲートのサイズが調整される。トランジスター500 aはpタイプの基板501、N+ソース拡散504、水 平チャンネル部510、段差513(ボロンヘイローを 入れても良い)、Nドレイン拡散502、N+ドレイン 506、(水平及び段差チャンネルを均一におおう)フ ローティングゲート540より成る。フローティングゲ ート540は半導体基板表面より熱生成によって作られ た誘電的な絶縁膜520によって誘電的に分離されてい る。パシベーション層900は第1の特徴で説明されて いるものと同じである。良くなった(エンハンストされ 40 た) デバイスには普通pタイプ501がIE16cm - 3 から5E17cm- 3 の間で添加されている。 誘電膜520は普通5-10nm厚でフローティングゲ ート540は普通ポリシリコンの厚いN+膜が添加され 厚さは100nmから400nmの間である。N+ソー ス拡散504はヒ素、リン、アンチモンのイオン注入で 作られる。Nチャネルドレイン502は同じ注入材料で 作られるがオキサイド層520生成前で段差作りの直後 に段差チャンネル端513にセルフアラインさせる。フ ローティングゲート部の下の502の濃度はIE17~ 50 来のFETトランジスター500cのゲートはストーレ

5E19cm- *の間で5E20cm- *以上の拡散ジ ャンクション504と506の濃度より少し低めであ る。段差の角度は水平面から測って30度以上が好まし い。段差513の深さは30nm以上である。

20

【0058】段差513の目的は段差チャンネル515 の角でフローティングゲート604により効率よくホッ トエレクトロンを注入する事である。

【0059】フローティングゲートへのエレクトロン注 入の条件は、前記の第1の特徴のセクション″ドレイン 端に段差チャンネルのあるEPROM N-チャンネル トランジスター"で説明したのと同じである:

(1) 注入点515のポーテンシャルが2.5V~3. 0Vより高い事。

(2) フローティングゲートポーテンシャル2. 5 V~ 3.0 Vが注入点の電圧より高い事。

【0060】第1の条件(1)は3V以上のドレイン電 圧を加える事により簡単に達成出来る。第2の条件

(2) のフローティングゲートポーテンシャルが2.5 V~3.0V以上でなければならない事は2つの方法で

【0061】第1の方法はLn(502)の長さを水平 チャンネル部の長さ(510)より少し長くする。それ によりドレインからフローティングゲートへのカップリ ングキャパシタンスが増える。この場合5 Vがドレイン 506に加えられた時フローティングゲート電圧が2. 5~3.0Vになる。注入点のポーテンシャルが約3V にとどまるようにジャンクション端502を注入点51 5から段差底の角へとオフセットする事も良い。第2の 方法は図5Aで示されるようにフローティングゲート5 40と同じポリシリコンで電気的にお互いに接続したキ ャパシター541のゲートとEPROMトランジスター の外側のカップリングキャパシタンス500bを作る事 である。カップリングキャパシタンスの部分は0.6 a カップリングレシオを得る為にEPROMトランジスタ ーゲート領域より少し大きくデザインされている。この ように5 Vがキャバシタージャンクション556の拡散 に加えられた時にフローティングゲートポーテンシャル はキャバシターを通して結合され約3 Vになる。一旦条 件(1)と(2)が満たすとチャンネルホットエレクト ロンは効率よく直接に(フォノン散乱を必要とせずに) フローティングゲートに注入される。

【0062】第2の方法は外のキャパシターがダブルボ リシリコンEEPROMメモリーセルのコントロールゲ ートと同じ機能をする。第1の方法ではトランジスター はストーレージの役割を果たすが選択の機能がない。そ の為EEPROMメモリーセルとしてこのデバイスを使 用する為には図5Aに示されているように従来のn-チ ャンネルFETデバイス500cがとのシングルEPR OMトランジスター500aに直列に加えらる。この従

ンネルと段差チャンネルの両方を覆うフローティングゲ ート440、コントロールゲート445からなる。 【0066】スプリットゲート400bは余分なチャン

ネル領域418を持ちその伝導性はチャンネル410の 一部と直列なゲート445によってコントロールされ る。フローティングゲートは半導体基板表面から誘電膜 420によって誘電的に分離されており、誘電膜420 は熱処理で成長させたダイオキサイドである。コントロ ールゲート445は絶縁膜430を通じフローティング ゲート440にキャパシティブにカップリングされてお り、その絶縁膜は熱成長させたシリコンダイオキサイド かシリコンダイオキサイドとシリコンナイトライドの組 み合わせたものかのどちらでも良い。 Pタイプ401は 普通1E16cm⁻ [®] から5E17cm⁻ [®] の間で添加 され、ダイエレクトリック膜420は普通5から10ナ ノメートル厚で,フローティングゲート440はN+添 加されたポリシリコン膜でありその厚さは100nm~ 300nmの間が良い。コントロールゲート445は厚 くN+添加したポリシリコン膜かシリサイドのような低 抵抗の配線材料または、リフラクトリーメタル材料のい ずれかである。N+拡散404と406はヒ素、リンか アンチモンのイオン注入で作られる。N-ドレイン40 2は段差形成の直後かオキサイド層420の形成前に段 差チャンネル端413にセルフアラインで同じイオン注 入で作られる。との時点でヘイローのp-タイプの添加 して電界を高くして注入を高めることも良い。Nジャン クション402は10Vの消去に普通1E17から1E 18 c m - * の間の添加 (ドーピング) がなされ、その 深さは250から300nmを選び、ソースジャンクシ

【0067】プログラミングの必要条件と説明はセクシ ョンI.a "段差チャンネルがドレイン端にあるEEP ROMn - チャンネルトランジスターと全く同一であ る。この段差の角度は水平面より計って一般的に30度 以上である。

ョン150から200nmより少し深めである。

【0068】段差413の深さは最低30nmである。 この段差413の目的はホットエレクトロンをもっと効 率的に段差チャンネル415の角のフローティングゲー ト440に注入する事である。

【0069】消去動作は基本的にはトランジスター30 0 a の説明と同一であり業界でもっとも一般的に使われ ているトランジスターと同じである。トンネルオキサイ ド410が9nm、ONO430が20nm、カップリ ングレシオが0、55と仮定すると約10Vがドレイン ジャンクションに加えられトランジスター400aか4 00bのどちらにおいてもコントロールゲートがゆVに されると、オキサイド422の電界はF-Nトンネリン グのクリティカル値(約10MV/cm)を越える。フ ローティングゲートに畜られたエレクトロンは300a - ドレイン拡散404、N+ドレイン拡散、水平なチャ 50 ではFNトンネルによりソース側にのぞかれるが、ここ

ージトランジスター500aの情報をアクセスする為の 選択機能(コントロールゲート)を提供する。この方法 ではストーレージEPROMトランジスターは普通「オ ン' になっている。 (5E16/cm³~5E17/c m3 の間の濃度でヒ素かリンをチャンネル領域510に 使ったデプリーションデバイス) 注入したエレクトロン を貯めた後しきい電圧は増加され 'オフ' の状態を得ら れる。

【0063】本発明の主目的の段差注入チャンネル/ド レインを使い、シングルボリシリコンn-チャンネルE PROMセルは、5 V程度の低電圧プログラミングを提 供する。とのシングルポリEPROMから得られる利点 は、(i)ダブルポリシリコンの必然性が除去される事

(ii) 高電圧デバイスが要らない事(iii) 工程 簡易化によるダブルポリシリコンと高電圧デバイスの除 去によりロジック或いはDRAMとEPROMコンパタ ビリティーが出来る事(iv)EPROMをロジックチ ップ上にインテグレーションする広域のアプリケーショ ンが生まれること、DRAMチップのフユーズを置き換 えリダンダンシーバーソナナライゼーションに使えると とである。

【0064】【実施例:段差チャンネル ドレインのあ るダブルポリシリコンEEPROMに於けるフローティ ングゲートから拡散へのトンネリングによる電気消去】 ダブルポリシリコンEEPROMに於いては消去はフロ ーティングゲートから拡散へのエレクトロントンネリン グによりなされ、本発明の第3の特徴は同じ段差ドレイ ン-拡散での消去とプログラムが可能になることであ る。

【0065】図4Aのトランジスター400aは図3A のダブルポリシリコンEEPROMトランジスター30 0 a を改造したものであり、ドレインジャンクションが 段差チャンネル/ドレインによって置き換えられ、ソー スジャンクション404の深さが減っている。ソースジ ャンクションの深さが減らせるのは、消去がソース側で なく段差チャンネル/ドレインの側壁でなされるからで ある。この段差ジャンクションはすでに軽く添加された n-ジャンクションを持っており、ブレークダウン迄1 0-12 V は耐えられるようにデザインされている。ト ランジスター400b (図4B) はEEPROMのスプ 40 リットゲートのものであり、拡散ヘトンネル消去を行 う。従来発明では出来なかったことである。従来発明で は拡散へのトンネル消去は消去とプログラムが同じジャ ンクションでなされ無ければならない、それは相反する 性格のものであったため不可能だった。二つともトラン ジスター400aと400bはP型半導体基板401. N+ソース拡散404、導電性がフローティングゲート 440でコントロールされている水平な410のチャン ネル領域、コントロールゲート445、段差413、N

24

ではドレイン側に作られた段差チャンネル/ドレインで F-Nトンネリングによって除かれる。この方法ではド レインジャンクションに高圧が必要なので、ドレインジ ャンクションはアバランチブレークダウンにかかり易 い。消去中のブレークダウンをなくすにはN-ジャンク ション402はより軽くドーピングされ、ソースジャン クション404より深くなっている。とのようにしてデ ザインを最適化することにより段差チャンネル/ドレイ ンジャンクションを使ったプログラムと消去の動作の発 明が達成出来る。スプリットゲート構造もスタックゲー 10 ト構造と同様に本発明のダブルポリシリコンEEPRO Mトランジスターで作ることが出来る。

【0070】【実施例:段差チャンネルのあるダブルボ リシリコンEEPROMに於けるフローティングゲート からコントロールゲートへのトンネリングによる電気消 去】従来発明の説明に置いてにフローティングゲートか ら他のポリシリコンへのエレクトロンのトンネリング除 去は三重ポリシリコン構造を必要とした。二層ポリシリ コンのスタック、スプリットゲートトランジスターセル に於いて、コントロールゲートに電圧がかけられると、 フローティングゲート上にコントロールゲート電圧の半 分以上の電圧が誘導されるようにデザインされていた。 その為トンネルオキサイドの厚さは上部のポリ層間のダ イイレクトリックNOより著しく薄いため、トンネルオ キサイドにかかる電界は上部にかかる電界より何倍も大 きくなる。ということはトンネルがまず上方向にトンネ ルオキサイドで始まり、消去でなくプログラミング(注 入)が起こり、ポリ消去が出来なかつた。それで第3ポ リシリコンを消去の為に加え、フローティングゲートと 第3消去ゲートの間のトンネリングによって消去を行っ た。しかし、本発明の段差チャンネル/ドレイントラン ジスターでは、適当なNOの厚さとLGの長さを選ぶこ とによりフローティングゲートからコントロールゲート へのトンネル消去がダブルボリシリコンでも安全に達成 できる。

【0071】段差チャンネル/ドレインのあるダブルボ リシリコンEEPROMトランジスターに於けるフロー ティングゲートからコントロールゲートへの消去動作の 他の新しい特徴は、本発明の第4の特徴である。ダブル ポリシリコンEEPROMトランジスター600aと6 40 ンシャルは1.7V=5V-3.3Vであり、電界は 00bに於いて、電気消去とプログラムの必要条件は (i) トンネルゲートオキサイド620が5~10nm の間である事。(ii)ONO或いはナイトライドオキ サイドのようなダイイレクトリック630はトンネルオ キサイドと同等か、より厚いものである事。普通8-1 5 n m で ある。 (i i i) チャンネル領域 6 1 0 の 長さ とオーバーラップ拡散(重複拡散)Ln602が大体同 じか以上である事。

【0072】ポリシリコン上の熱酸化膜又はCVDでデ

シリコンからポリシリコンへのトンネリングの一般的な クリティカル電界は約6-7MV/cmとされている。 (ハラリとマスオカ (E. Harari and F. Masuoka)によると熱処理された基板のオキサイ ドの電界は10MV/cmとされ、これより低い。) そ れでダイエレクトリック630の電界はフローティング ゲートからコントロールゲートへのトンネルを消去する には6MV/cmより高くなければならない。一方チャ ンネルホットエレクトロンで注入された電荷のディスタ ーバンスを考慮に入れるとポリ層間の電界は3MV/c m以下に保たれなければならない。トランジスター60 0 a と 6 0 0 b に於けるダブルポリシリコンEEPRO Mのデザインと動作を簡単なモデルを使って図示する。 図7Aにトランジスター600aと600bの簡略化し たキャパシタンスモデルが示されている。キャパシター Ccg-fgはコントロールゲート645とフローティ ングゲート640の間のキャパシタンスである。СГ g - Lnはフローティングゲート640とn-拡散領域6 02の間のキャパシタンスである。С f g - c h はフロ ーティングゲート640とチャンネル領域610の間の キャパシタンスである。(もっと正確にはCfg-ch のソースからフローティングゲートへのオーバーラップ キャパシタンスも含まれるべきである。)ととで説明を 簡単にするために3つのキャパシタンスが同じおおきさ に仮定されるが、この選択は現実的な想定である。どの ターミナルノードにでも電圧が加圧されるとその1/3 の電圧がフローティングゲートノードにキャパシティブ カプリングによりかかり、各電圧は加算される。(スー パーインポーズする。)

【0073】フローティングゲートへのエレクトロン注 入のプログラム条件は上記の第1セクションで述べられ たが(1)フローティングゲート電圧>3V(2)注入 点ポテンシャルが>2.5~3.0Vである。全てのキ ャパシタンスが同じとする仮定に基づくと(フラットチ ャンネル長=Ln)コントロールゲートとドレインノー ドに5Vが荷電された時、フローティングゲート電圧は キャパシティブカプリングの為3.3 Vになりプログラ ム条件を満たす。例えばトンネルゲートオキサイド8n mとONOllnmを例に取るとONOllnmのポテ 1.55MV/cm (=1.7V/llnm)である。 コントロールゲートが5Vであったとして、ソース/ド レインが接地されていてもフローティング電圧は1.7 VでありONOの電界は3MV/cm (= 3. 3V/1 lnm) である。それでプログラミング中はONOの電 界はデザインターゲットの3MV/cm以下に保たれて いる。消去動作ではコントロールゲート電圧はもっと増 加される。一方ソースとドレインはøvに保たれる。コ ントロールゲート電圧が10Vに増圧されたときキャパ ボジットされたオキサイド/ナイトライドを通してポリ 50 シティブカプリングによりフローティングゲート電圧は 3.3 Vになり、ONOにかかる電位差は6.7 V=1 OV-3.3 Vとなる。ONOの電界は6 MV/cm (=6.7 V/11 n m) になりフローティングゲートポリシリコンからコントロールゲートポリシリコンへのエレクトロントンネリングのターゲット条件を満たす。このようにしてポリからポリへのトンネリング消去が1 O Vで及びチャンネルホットエレクトロン注入によるプログラミングが5 Vでが達成される。この消去電圧の条件は従来発明のトリブル(三層)ポリシリコンE E P R OMセルに必要とされる電圧レベルとほとんど変わらな 10 い

【0074】トランジスター600c、600dと600eは図6Cに示されトランジスター600cの段差チャンネルのあるダブルポリスプリットゲートトランジスターで600bを少し改造したものである。これらのトランジスターのバリエーションは全て前記のトランジスターのドリエレクトロン注入メカニズムを使っている。トランジスターエレメントラベル番号は前記のトランジスター600bの構造と機能の説明と一致するものを600c、600dと600eにも使用している。

【0075】トランジスター600cのフローティングゲートは図6Cに示されたようにスプリットゲートの側壁に形成されている。600cに於いては、カプリングキャパシターはスプリットゲートとフローティングゲート間の側壁を通して得られる。消去はその側壁を通して得られる。ドランジスター600dのフローティングゲートはシリコン基板に埋め込まれている。トランジスター600eはトランジスター600dの埋め込まれたフローティングゲートを持っているが、N+ドレイン606の機能はより高いシート抵抗のベナルティーを持って602領域に連結されている。トランジスター600eを並べて高集積のメモリーアレイを作ることが出来る。

【0076】ポリ消去使用の段差チャンネル/ドレインのある電気消去可能なプログラマブル読み出し専用メモリートランジスターで得られる利点をまとめる:

1)本発明段差チャンネル/ドレインを備えた付きダブルシリコンEEPROMセルはポリシリコンからポリシリコンへの消去を可能にする。プログラムコントロール 40 ゲートと消去ゲートが別々になる三層ポリシリコンEEPROMと異なり、同じコントロールゲートを使ってのCHEプログラミングと消去を可能にする。このスプリットゲートトランジスターはドレインとソースが低電圧で動作するためメモリーセルに浅いジャンクションを使う利点を達成できる。またポリシリコン層が3層から2層になった事により工程が簡単になる。

【0077】2)各々のコントロールゲート(= ワード 一般的なクリティカル電界は約6-7MV/cmとされ ライン)が消去動作とプログラミング動作に使える為三 ている。(ハラリとマスオカ(E. Harari an 層ポリシリコンEEPROMにみられる大きなブロック 50 d F. Masuoka)によると熱処理された基板の

26

サイズ消去のかわりにワードラインレベルの小さな単位 の消去が可能になる。その為不必要な大ブロックの消去 のかわりに小単位のローカルメモリーデータの消去が出 来るようになる。ブログラム/消去サイクルを必要以上 に使わなく済むのでEEPROMの寿命を長くする。 【0078】

【実施例:ダブルボリシリコンスプリットゲート構造に於ける不揮発性ランダムアクセスメモリー動作】従来発明によるフラッシュEEPROM動作ではプログラムと消去はシクエンシャリーに(順番に)なされた。プログラムと消去動作条件がコンパチブルでなかったからである。プログラム動作はまず全メモリーチップ又はメモリーチップの一部分が消去されてその部分が再プログラムされた。選ばれたコントロールゲート(ワードライン)上で"ゅ"と"1"を任意に異なる(ビット)トランジスターに同時に書き込むことが出来なかった為である。その為EEPROMは順番に"ゅ"と"1"を書き込めたがRAMとは呼ばれずROMとよばれた。

【0079】段差チャンネル600bの二層ポリシリコンスプリットゲートトランジスターに於けるポリからポリへの消去機能と低電圧プログラミングを組み合わせるととにより、電気的に接続されたコントロールゲートを持つ限り任意のトランジスターロケーションにプログラムと消去が同時に出来るようになる。こうしてEEPROMに欠けていたランダムアクセスメモリーの特徴が段差チャンネルのあるスプリットゲートトランジスターを適切なデザインと動作を使うことにより達成できる。

[0080]第4の特徴であるスプリットゲートトランジスター600hを使ってランダムアクセスメモリーの 30 動作とデザインの概念が本発明の第5の特徴である。

【0081】プログラムと消去の動作の原則は前記と同じである。電気消去はフローティングゲートからコントロールゲートへのエレクトロンのトンネリングによって達成でき、プログラミングは段差チャンネルへの進行方向の注入によって達成出来る。説明を確にする為に同じモデルとそのトランジスターの説明をくりかえす。二層ポリシリコンEEPROMトランジスター600bでは不揮発性動作の条件は(i)トンネルゲートオキサイド620の厚さが5から10nmの間であること。(i

i) ONOやナイトライドオキサイドのような絶縁層630はトンネルオキサイドの厚さよりももうすこし厚いか同じで普通8から15nmの間である。(i i i) チャンネル領域610の長さとオーバーラップ拡散Ln602は同じ長さまたわそれ以上である。

【0082】ポリシリコン上の熱酸化オキサイド又はC VDでデポジットされたオキサイド/ナイトライドを通 してポリシリコンからポリシリコンへのトンネリングの 一般的なクリティカル電界は約6-7MV/cmとされ ている。(ハラリとマスオカ(E. Harari an d F. Masuoka)によると熱処理された基板の オキサイドの電界は10MV/cmとされ、これより低 い。)それでダイエレクトリック630の電界はフロー ティングゲートからコントロールゲートへのトンネル消 去するには6MV/cmより高くなければならない。一 方チャンネルホットエレクトロンで注入された電荷のデ ィスターバンスを考慮に入れるとポリ層間の電界は3 M V/cm以下に保たれなければならない。トランジスタ -600bに於けるダブルポリシリコンEEPROMの デザインと動作を簡単なモデルを使って図示する。図7 Aにトランジスター600bの簡略化したキャパシタン 10 スモデルが示されている。キャパシターCcg-fgは コントロールゲート645とフローティングゲート64 0の間のキャパシタンスである。Cfg-Lnはフロー ティングゲート640とn-拡散領域602の間のキャ パシタンスである。Cfg-chはフローティングゲー ト640とチャンネル領域610の間のキャパシタンス である。この概念を使いもっと正確なモデルで適切な電 圧とキャパシターのパラメーターを選択することによ り、もっと細かくオプティマイズ出来るのであるが、こ とで説明を簡単にするために3つのキャパシタンスが同 20 じおおきさであると仮定する。(この選択は現実的な想 定である。) どのターミナルのノードにでも電圧が加圧 されるとその1/3の電圧がフローティングゲートノー ドにキャパシティブカプリングにより誘起きされ、各電 圧は加算される。(スーパーインボーズする。) フローティングゲートへのエレクトロン注入のプログラ ム条件は下記の通りで(i)フローティングゲート電圧

27

満たすように調整される。 【0083】 トンネルゲートオキサイドが8nm、O NOが11nm、そして書込動作電圧条件が満たされた ときの例を図7Bの表に、書き込み"φ"、"1″、そ して"変化なし(非選択)"を満たすフローティングゲ ートポテンシャルとONOの電界を表した。ここで使わ れた最低電圧のゼロボルトをレファレンスとしてある。 コントロールゲート電圧は5 V が選択されない時、10 Vが選択された時である。ドレインとソース電圧は書き 込み" φ" (エレクトロン注入により高い V t を得る) の時、 $V_S = 5 V \& V_d = 10 V$ 、そして書き込み" 1″(ONOを通じてトンネル消去による低いVt)に たいし $Vs = \phi V \geq Vd = \phi V$ 、そして"変化なし"の 時Vs=5VでVd=5Vである。10Vがコントロー ルゲートとドレインノードにかかるとフローティングゲ ート電圧はキャパシティブカプリングで8.3V(その

結果Vds=3.3V,Vgs=5V)になり、プログ ラム条件を満たす。その時、11nmのONOにかかる

ポテンシャルは1.7V=10V-8.3Vで、電界は

>3V(i i)注入ポイントポーテンシャルは615の

注入ポイントで>2.5~3.0 Vである。チャンネル

長とLnのサイズは下記のデザインリクワイアメントを 30

ントロールゲートが10Vで、ソース/ドレインが5V の場合にはフローティング電圧は(浮遊電圧)6.7 V でONOの電界は3MV/cm(=3.3V/11n m) である。それでプログラミング中のONOの電界は 3MV/cm以下に保たれターゲット条件を満たすこと が出来る。

【0084】消去動作にはコントロール電圧は10Vに 保たれるがソースとドレインはφVに減圧される。フロ ーティングゲート電圧はキャパシティブカプリングで 3. 3 V になり、O N O の電圧は 6. 7 V = 1 O V -3. 3Vになる。ONOの電界は6MV/cm(=6. 7V/11nm) になり、これはフローティングゲート ボリシリコンからコントロールゲートボリシリコンへの エレクトロントンネリングのターゲットを満たしフロー ティングゲート上に貯められたエレクトロンはコントロ ールゲートに除去される。ONOの電界はいつも3MV / c m以下に保たれている。コントロールゲートが選択 されないVfg=5V、Vd=10V、Vs=5Vの非 選択時にフローティングゲートは6.7V即ちVgs= 1.7 V になりこれはドレインとソースがオンになる電 圧に近い。この非選択時の誤動作はスプリットゲート6 20をフローティングゲートに直列に設置する事により 防ぐことが出来る。

【0085】コントロールゲートをアクセスするにあた り" φ" か" 1 "を書き込む事はコントロールゲートが 10 Vに選ばれている時、ドレイン(ビツト)とソース に適切な電圧を選ぶことによりいつでも出来る。、選ば れたコントロールゲートに電気的に接続されているメモ リーセルのうち、同時に任意のロケーションに"φ" と"1"を書き込む事は、ランダムアクセスメモリーの 動作そのものである。とうして従来技術のEEPROM では達成できなかったことが、本発明のスプリットゲー トダブルポリシリコントランジスターによって不揮発性 RAMも出来るようになる。

【0086】段差チャンネル/ドレインのあるダブルボ リシリコンスプリットゲートトランジスターの動作で得 られる利点をつぎに上げる。

1)ビット単位でプログラミングと消去が必要に応じて 出来る。従来発明によるトリプルポリシリコンEEPR 40 OMに於いてデータ書き換えの際の不必要な消去サイク ルが省かれる。ビット単位の書き込みが可能なためプロ グラム/消去サイクルへの耐性が向上する。

【0087】2) 本発明の段差チャンネル/ドレインの あるダブルポリシリコンスプリットセルと適切な動作と デザインが不揮発性RAMを提供する。本発明は不揮発 性でありながらRAMのように振るまう事を提供する為 広い分野のアプリケーションに使われ得る。

[0088]

【実施例:垂直フローティングゲートチャンネルのある 1. 55MV/cm(1.7V/11nm)である。コ 50 トリブルポリシリコンEEPROM]本発明のもう一つ の特徴は段差注入チャンネルのあるEPROMトランジスター800aと800bのバリエーションで第6の特徴に関連する。図8Aと8Bは任意の垂直のフローティングゲートチャンネルと水平チャンネルが直列に繋いだトリブルボリシリコンEEPROMトランジスターの断面図である。トランジスター800aと800bはP型シリコン基板801、N+ソース拡散804;水平のチャンネル領域818(選択ワードゲートの第3のボリシリコンによって導性がコントロールされている)で出来ている。垂直チャンネル810はフローティングゲート 10840とコントロールゲート845によって制御される。

29

【0089】フローティングゲート840は垂直チャン ネルと垂直トレンチの底のドレイン拡散806を覆って いる。とのフローティングゲートは熱成長させたシリコ ンダイオキサイド820により誘電的に分離されてい る。コントロールゲート845はフローティングゲート 840に誘電膜830を通じて誘電結合(キャパシティ ブリーにカップルされている) されており誘電膜は熱成 長させたシリコンダイオキサイドかシリコンダイオキサ イドとシリコンナイトライドの薄膜のどちらでも良い。 Pタイプ801は普通1E16cm⁻³から5E17c m- °の間でドーピングされており水平のチャンネルゲ ートオキサイドは8から15nmの間で少し厚めで、フ ローティングゲート840は普通N+でドーピングされ たポリシリコン膜であり厚さは100nmから300n mの間で良い。コントロールゲート845はN+でドー ピングされたポリシリコン膜である。選択ゲート850 はポリシリコンか低抵抗のシリサイド或いはリフラクト リー材料でも良い。N+ソース拡散804はヒ素、リ ン、アンチモニーのイオン注入によって形成する。N+ ドレイン806は同じイオン注入材料で形成されるが垂 直のチャンネル端810にセルフアライされており、と れは段差形成直後、フローティングゲートポリシリコン 840のデポジションの直前に行われる。N+ジャンク ション806が消去に使われるときジャンクション80 6はジャンクションのブレークダウンをより高くなるよ うジャンクションの深さを増すためにリンをドーピング する。フローティングゲート840と選択ゲート850 の間でトンネリングにより消去がなされる時、ドレイン 40 ジャンクションの深さは普通のヒ素でドーピングされた ジャンクションで良い。ここでチャンネルエレクトロン がN+ジャンクション804から提供されるが、エレク トロンが選択ゲートチャンネルに提供されるならばN+ ジャンクションのかわりにチャンネルエレクトロンの反 転層(インバーテッドレヤー)を使つても良い。

【0090】コントロールゲート845にある一定レベスト462は、設定された段差領域定義するのに使われ ル以上の電圧がかかるとコントロールゲートからキャバる。フォトレジスト層462をマスクとして使い、誘電 シティブリーにカップルされたフローティングゲートの 層452がドライRIE又はKOHのようなウエットエ ポーテンシャルは垂直チャンネル領域810のしきい値50ッチでエッチされる。それから、シリコン基板が少なく

電圧より高くなる、もし選択ゲート850もしきい電圧より高くするとエレクトロンがソースジャンクション804からドレインジャンクション806に流れ始める。エレクトロンはMOSFETトランジスターで見られる様に水平の電界により加速される。

30

【0091】コントロールゲート845ポテンシャルが 充分高く、フローティングゲートのポテンシャルがドレ インとしきい電圧を加えた値より髙くなると同時に,選 択ゲート850がしきい電圧より少し高めで水平チャン ネル抵抗が垂直チャンネル抵抗に比べて高くなっている 限り、815に於けるチャンネルボーテンシャルはドレ イン806に加えられた電圧に近づいて行く。そうする と水平と垂直チャンネルの交差点815で最高の電界が 作られ、エレクトロンが最高スピードになり、エレクト ロンの動きはまだ水平なので815のコーナーが注入点 になる。チャンネルで加速されたエレクトロンのエネル ギーレベルがバリアの高さより高くなると、高エネルギ ーのエレクトロンはフローティングゲートにオキサイド を真っ直ぐに通し注入される。これと反対に、従来発明 はエレクトロンのフォノン散乱により上方90度の方向 転換いう非直接的プロセスによりフローティングゲート へ注入された。このようにして、垂直チャンネル構造を 用いてチャンネルからフローティングゲートへのエレク トロン注入効率を何桁も向上する。

[0092]

【実施例: 段差チャンネル ドレインのあるEEPROM NVRAMトランジスターの製造方法】本発明の主目的はEEPROMデバイス構造の新しい構造を示すこと、新構造のEPROM、EEPROMとNVRAMト30 ランジスターのデバイス動作を示すこと、もう一つその構造を作る方法を示すことである。段差チャンネルをドレイン端に作るには多くの方法があるが、その中からいくつかを選んで説明する。第1の方法は、チャンネル段差をフローティングゲートポリシリコンでおおうセルファラインを使わない簡単な方法である。第2の方法は、第1のセルファラインでない方法によるマスク工程中のミスアラインメントをミニマイズする方法である。

【実施例:簡単な段差チャンネルドレイン形成方法】図 9 A と 9 B は、本発明の第7の特徴である段差チャンネル/ドレイン構造を第1の方法で作る方法を示す。 L O C O S のデバイス分離かシャロートレンチ分離 4 5 4 の直後に、段差作りは図 9 A に示された様に始まる。 C のデバイスの領域は、まだ薄いシリコンオキサイドと C V D デボジットしたナイトライドのダイエレクトリック (誘電膜) 4 2 5 で覆われている。図 9 B のフォトレジスト4 6 2 は、設定された段差領域定義するのに使われる。フォトレジスト層 4 6 2 をマスクとして使い、誘電層 4 5 2 がドライR I E 又は K O H のようなウエットエッチでエッチされる。それから、シリコン基板が少なく

とも30mmの深さに注意深くエッチされる。段差の角 度は水平のシリコンの表面より計って30度以上に保持 されるべきであり、これは高注入効率を達成する為で、 エレクトロンを水平方向にフローティングゲートへと注 入する為である。この角度はRIEにおけるエッチ条件 を設定することでコントロール出来る。それからn-領 域402は、チャンネルドレイン端415にヒ素、リン かアンチモンでセルフアラインメントによって注入され る。n-領域の注入量は段差413上のチャンネルオキ サイド厚さをコントロールし、良好のゲートオキサイド の質を保つ為に5E19cm- 3 より少ない。n‐ジャ ンクションの構造は段差チャンネル/ドレイン領域にセ ルファラインと云う簡単なプロセスで達成出来る。フォ トレジスト462とダイレトリック層452を除去した 後、トンネルオキサイド420を熱成長させる。この段 差チャンネル/ドレイン形成後、普通のEEPROMの 工程が続けられる。

[0094]

【実施例:簡単な段差形成法を用いたスタックゲートト ランジスターの製造方法】図4 A に於けるトランジスタ ー400aと図6Aのトランジスター600aの形成方 法を次に提供する。との2つのトランジスターの違い は、単にN-ドレインジャンクションにある。フローテ ィングゲートからN - ドレインへのトンネル消去の為の 高電圧の為、トランジスター400aのNードレインジ ャンクションは600aのそれより深い。これはリンの ような高拡散不純物の注入によって得られ、5 E 1 3/ cm2~5E14/cm2の量のリンを100KeV~ 180KeV のエネルギーで注入したものである。一 方N-ドレイントランジスタ-600aはリンのイオン 注入を30KeV~100KeVのエネルギーで作られ る。トランジスター600aにはN-ドレイン用にヒ素 も使える。その時トランジスター600aのNドレイン ジャンクションの深さはヒ素のソースジャンクション位 浅くなる。フローティングゲートポリシリコン440は 熱成長させたトンネルオキサイド420上にディポジッ トされ、ポリシリコン層上に薄いオキサイドが成長され る。それからフォトレジストマスク464がつけられ、 図9Cに示されるようにフローティングゲートを隣のセ ルから分離させる。

【0095】ONOやナイトライドを加えたオキサイドのようなコンポジットの(合成の)誘電層430がデボジットで作られ、その上に第2のコントロールゲートボリシリコン445を作る。誘電層455をコントロールゲートポリシリコン上に作成後、図9Dに於けるフォトレジストマスク466を使い、注意深くリアクティブイオンエッチングでコントロールゲートとフローティングゲートをエツチする。その次にステップのソース/ドレインジャンクション領域にイオン注入をする。普通のFET工程での側壁スペーサー形成、拡散アニーリング、

パシベーション、コンタクトホール穴開け、配線用の金属工程等が続く。こうして図仏に示されるスタックトランジスター400aや図6Aに示されるトランジスター600aの最終的デバイス構造が得られる。

32

[0096]

【実施例:簡単な段差形成法を用いたスプリットゲート トランジスターの製造方法】段差チャンネル形成後は段 差チャンネル/ドレインのあるスプリットゲートトラン ジスター400bと600bの製造工程は一般的に作ら れているスプリットゲート工程と少しも異ならない。段 差チャンネル形成中はNードレインジャンクションの要 求条件は2つのトランジスターで異なる。 トランジスタ -400bのN-ドレインはフローティングゲートから N-ドレインへのトンネル消去のため高電圧用にデザイ ンされており、その為トランジスター400bのN-ド レインジャンクションは600bのそれより深く、高拡 散リンの注入によって得られるが、5 E13/cm゚~ 5E14/cm³ の量のリンを100KeV~180K e V間のエネルギーで注入する。一方トランジスターO 0 bのN-ドレインは30 K e V~1 0 0 K e V と云っ たリンイオン注入の小さいエネルギーによって形成され る。トランジスター600bにはN-ドレインの為のヒ 素を使っても良い。とうしてトランジスター600bの N-ドレインジャンクションの深さはヒ素ソースジャン クションと同じくらい浅い。

【0097】図10Bに於いてフォトレジストマスク4 65がN+ジャンクション形成のために使われる、そし てヒ素、リン或いはアンチモンの種類を使ったN+イオ ンを注入する。そして隣接したセル間のフローティング 30 ゲートを図9 Cのようにフィールドオキサイド上で分離 する。チャンネル418上の薄いオキサイドを除去した 後、スプリットゲートチャンネルゲートオキサイドとポ リオキサイドを熱成長させる。それからONOやナイト ライドオキサイドと云ったコンボジットの誘電層、その 後図100に示された第2コントロールゲートポリシリ コン445がデポジットされる。404のN+のイオン 注入量は5E20 から5E21cm-3 云ったかなり 高いものが選ばれているが、これはオキサイド424を 図10Cに於けるスプリットチャンネルゲート418上 40 のゲートオキサイド428と比較しN+拡散404上に 厚く成長させる為である。

【0098】誘電コンポジット層430(合成誘電層)とスプリットチャンネル領域428を作成後、コントロールゲートポリシリコンはデボされ、フォトレジストマスクを使い注意深いリアクティブィオンエッチングによりコントロールゲートとフローティングゲートを同時にエツチする。それから側壁スペーサー作成、拡散アニーリング、パシペーション、コンタクトホール穴開けと配線メタライゼーション等の普通のFET工程が続く。こ50 うしてスプリットゲートトランジスター(図4Aの)4

34

00bと図6Aのトランジスター600bの最終的なデバイス構造が得られる。

【0099】各々の方法により簡易な工程によりセルフアラインの拡散領域を持った高注入段差チャンネル構造を持つトランジスター400a、400b、600aと600bが得られる。一旦段差チャンネル/ドレインが形成されると従来のスタックゲートトランジスターやスプリットゲートトランジスターの工程が続く。

【0100】【実施例:大きな側面ゲートを持つ段差スプリットゲートトランジスターの製造

【実施例:大きな側面ゲートを持つ段差スプリットゲー トトランジスターの製造方法] スプリットゲートトラン ジスター600cの第2の製造方法は水平チャンネルと フローティングゲート下のオーバーラップしたLnの長 さを正確にコントロールする方法である。2つの製造方 法を次に説明する;第1は比較的に大きな水平チャンネ ルをフローティングゲートの下に作るもので、第2は水 平チャンネルの長さが短いものである。図11A~11 Gは上述の本発明の特徴に関連した段差チャンネル/ド レイン構造のあるスプリットゲートトランジスター60 0 cの製造方法のバリエーションを示す。 LOCOSの デバイス分離又は浅いトレンチの分離の後、ワードライ ンゲート645(トランジスター600bに於けるスプ リットゲートチャンネル618の機能にあたるもの)が 図11Aに示されている、そこでポリシリコン645の 高さは約250mmから400mmの間で、ポリシリコ ンは100から200nmの誘電層655で覆われてい る。ポリシリコンが定義された後薄いオキサイド(10 ~20nm) 656がポリ側壁上に熱成長され、その後 **薄いナイトライド657がCVDデポジションによって 30** 作られる(図11B)。フォトレジスト661はコンタ クト領域を設定するのに使われる。フォトレジストマス クを使ってナイトライド膜657がRIEによって等方 的にエッチされ、N+ソースジャンクションをの為にヒ 素等のイオンが注入される。フォトレジストを除去した 後.図11Cの側壁オキサイド(50~80nm)65 8を反対側のポリシリコンゲート645の656のそれ より数倍厚い熱酸化膜をコンタクトホール領域に選択的 に熱成長させる。

【0101】コンタクトホールの底部のオキサイドは垂 40 直なRIEによってエッチされる、その間フローティングゲート側のナイトライド656が下部の酸化を防ぎジャンクションN+604上の酸化膜のエッチ時のエッチストップともなる。ポリシリコン670は180~200nmの厚さがあり、デボジットされた時点では図11 Dの点線で示される。

μmであり、厚い側壁オキシデーション658の後のコ ンタクト穴は0.25μm位である。それ故コンタクト ホール671はポリシリコン670が150nmより厚 いときにはポリ側壁エッチ後でさえまだこのポリシリコ ンで完全に埋まっている。埋まったボリシリコンはセル フアラインしたコンタクトを形成するのに使われる。ポ リシリコンスペーサーをエツチした後N-ドレイン62 0用のリンが1 c m² につき1 E 1 4 - 7 E 1 5 の量が 50.100KeVで注入される。それから薄いナイト ライド層657がポリスペーサー672をエッチマスク として垂直方向にエッチされる。ここに於ける断面は図 11Dのようになる。1回のポリシリコンデボジション で水平チャンネル部を作ると同時に、コンタクト穴を埋 めるセルフアラインしたボーダーレスコンタクトを提供 することがこの工程のユニークな特徴の一つである。図 11Eのフォトレジスト662はセルフアラインで作ら れた側壁ポリシリコンの除去中コンタクトホール内のポ リシリコンを守る為に使われる。側壁ポリシリコンをマ スクとして薄いナイトライド657をエツチする。つぎ に薄いナイトライド657をマスクとして熱オキサイド の656をエツチ、引き続き基板をドライエッチして約 50 nmの垂直段差を作る。次に熱オキサイドを形成, その後選択的且つ等方的に化学ドライエッチによりナイ トライド657を除去する。この点で断面図が11Eで ある。フォトレジスト662を除去した後オキサイド6 56はHF液の薄い液でウエットエッチする。再び熱オ キサイド (50-100nm) をチャンネル領域620 とポリシリコン630の側壁に成長させ(側壁ポリ上の オキサイドはシングルクリスタルシリコン基板上より少 々厚めである)。このオキサイド層にN₂O環境でナイ トライド化を加えてその後酸化を繰り返えしてピンホー ルを最小にとどめる。

【0103】ナイトライゼーションのかわりに薄いCV Dのナイトライド層(約6nm)をデポジットしても良 い。それからフローティングゲートボリシリコンをCV Dによりコンフォーマルにデポジットし、図11Fに示 されるようにRIEによって垂直にエッチする。ポリシ リコンの厚さが側壁の寸法を決め、それがフローティン グゲートの長さを決める。CV Dの厚さは大変正確にコ ントロールされ得るので (5%以内) 水平チャンネル長 とし n 長の寸法は非常に正確に設定される。この2つの 側壁工程を使い正確にデザインゴールを満たすことが出 来る。ナイトライデーションとポリの側壁オキサイド6 30上のナイトライド層の存在の目的はリテンションタ イムをよくするためで、ワードゲート645とフローテ ィングゲート640の間のリーク電流を減らす事にあ る。トンネル消去電圧減少のためにシリコンナイトライ ドをシリコンに富んだシリコンオキサイドに更えても良 い。側壁ポリのフローティングゲートの隣接セル分離,

(従来発明によるフローティングゲートEEPROMI 程に使われるスリットマスクに相当)を使い図11Hの 6408と6718で示されるようにリアクティブイオ ンエッチにより分離される。 その後ポリシリコンフロ ーティングゲートの熱酸化とCVDオキサイドのデボジ ションとナイトライドコンポジット層629が続く。コ ンポジット層629の目的はフローティングゲートポリ シリコン640をコンタミネーションと湿気から守るた めである。ととより普通の工程に入る:フォスフォシリ ケートガラス (PSG) のようなパシベーション層のデ 10 ポジション、CMPによる平旦化、コンタクトホールの 穴開け、タングステンかアルミニウムか銅を使ったコン タクトホール埋め込み、そして配線用メタライゼーショ ンである。この工程が終わった後の断面図を図11Gに 示す。図11Hにメモリーセルを上から見た図を示す。 この簡単なプロセスでセルフアラインで段差チャンネル /n -ドレイン領域の構造が達成できる。

【0104】このようにしてチャンネル長、水平チャン ネル及びスプリットゲートのフローティングゲート下の 段差N-ドレインの長さを側壁技術を使って正確に細か く形成することが出来る。そしてフローティングゲート 下の水平チャンネルを設定するために使われるポリシリ コンはセルフアラインされるコンタクトホールを埋め込 むためにも使われている。

[0105]

【実施例:小さな側面ゲートを持つ段差スプリットゲー トトランジスターの製造方法】図12Aから図12C迄 に段差チャンネル/ドレイン構造のあるスプリットゲー トトランジスター600cのバリエーションの製造方法 を示す。ことでフローティングゲート下の水平チャンネ ル長は100mm以下で従来の水平チャンネル長(15 0 n m以上) と比べて大変小さい。これらの2つのトラ ンジスターの工程は大変似ている。

【0106】LOCOS分離か浅いトレンチ分離による デバイス分離の後,ワードラインゲート645(トラン ジスター600bのスプリットゲートチャンネル618 の機能に相当する) は図11Aに示されているように設 定されているがポリシリコン645の高さは約250n mから400mmの間である。そのポリシリコンは10 Oから200nmの誘電層655で覆われている。そし て薄い酸化膜(10-20nm)656がポリシリコン 側壁上に熱成長され、薄いシリコンナイトライド657 が図11Bで示されるようにCVDでデポジションされ る。ととでナイトライドの厚さが水平チャンネルの長さ (100 n m以下) を決定する。フォトレジスト661 はコンタクト領域を保護するのに使用される。フォトレ ジストマスクを使ってナイトライド膜657はRIEに より等方的にエッチされヒ素等のイオンが注入されてN +ソースジャンクションを形成する。

36

ド (50-80nm)、図11Cの658は反対側のポ リシリコンゲート645の656より数倍厚いコンタク ト領域に選択的に熱成長させる。コンタクトホールの底 のオキサイドはRIEで垂直にエッチされる。その間ナ イトライド657がその他の領域の酸化を防ぐと共にジ ャンクションN+604上のオキサイドのエッチング中 のエッチストップともなる。そして図11Dの点線で示 されるように180-200nm厚のポリシリコン67 0 がデポジットされる。側壁スペーサー672を形成す るため方向性のドライエッチをする。 0. 3 μ m リソグ ラフィーを使うとゲート幅とスペース645が0. 3μ mになる。それで厚い側壁オキシデーション658の後 のコンタクトホールは約0.25μmになる。それでコ ンタクトホール671はポリシリコン670が150 n m以上であればポリ側壁エッチの後、まだ完全に埋め込 まれている。この埋め込まれたポリシリコンはセルフア ラインコンタクトを形成するのに使われる。フォトレジ スト662は側壁ポリシリコンを除去する時にコンタク トホールの中のポリシリコンを守るために提供されてい る。そしてナイトライド657が垂直にエッチされ図1 2 Bの点線で示されたナイトライドスペーサーが層65 6の下の熱オキサイドの設定に使われる。それからナイ トライド657が選択的に化学ドライエッチによって除 去される。ナイトライドスペーサーの設定後にN-ドレ イン602の為にリンがcm² に付き1E14. 7E1 5の間のドーズ量で50-100KeVのエネルギーで 注入される。シリコンの基板の垂直ドライエッチを続け て50nmの段差を作る。N-ドレインのイオン注入は 段差形成後でも良い。ここでの断面図が図12Bであ る。フォトレジスト662を除去した後オキサイド66 30 5は薄められたHFバッファー液でウエットエッチされ る。熱酸化膜(50-100nm) はチャンネル領域 6 20上と側壁ポリシリコン630に成長させられる。 (ポリ上の側壁酸化膜はシングルクリスタルシリコン基 板上より少々厚めである。)

【0108】オキサイド層はN2O環境でナイトライド 化されオキシデーションを繰り返しピンホールを最小限 にとどめる。ナイトライドの代わりに薄いCVDのシリ コンナイトライド層(約6nm)にしても良い。それか 40 らフローティングゲートポリシリコンが図12Cに示さ れるようにCVDでコンフォーマルにデポジットされ、 その後RIEによる垂直エッチをほどこす。ポリシリコ ンの厚さが側壁の寸法をコントロールし、側壁の寸法が フローティングゲート長をコントロールする。CVDの 厚さは (5%以内) 大変正確にコントロールされるの で、ナイトライドとポリシリコンのCVDを使う2つの 側壁工程により水平チャンネルの長さとLnの長さを大 変正確に設定することが出来る。窒化とポリ側壁オキサ イド630上のナイトライド層を作る目的はワードゲー 【0 1 0 7 】フォトレジストを除去した後側壁オキサイ 50 ト 6 4 5 とフローティングゲート 6 4 0 の間のリーク電

38

流を減少し、リテンションタイムを良くすることにあ る。窒化膜はトンネル消去電圧を減らす為にシリコンに 富んだオキサイドに変えても良い。側壁ポリエッチの後 フローティングゲートと隣接のセル間のコンタクトポリ は同時にフォトレジストマスクを使って(従来のEEP ROMフローティングゲート工程に使われるスリットマ スクのように) 図11 Hの640 Sと671 Sに示され る様に注意深いリアクティブイオンエッチで分離する。 それからポリシリコンフローティングゲートの熱酸化と ナイトライドコンポジット層629が続く。コンポジッ ト層629の目的はフローティングゲートポリシリコン 640をコンタミネーションと湿気から守る事である。 【0109】それから普通の工程が続く:PSGの様な パシベーション層のデポジション、CMPによる平旦 化、コンタクトホールの穴埋め、そして配線金属工程で ある。そのメモリーセルを上から見るとちようど図10 Hの様に見える。とうしてセルフアラインで水平段差チ ャンネル/n-ドレイン領域を達成できる。

【0110】とうしてチャンネル長とスプリットゲート のフローティングゲート下の水平チャンネル長とN-ド レイン長は2つの側壁技術を使って正確に設定できる。 ポリシリコンで埋め込まれたセルフアラインしたコンタ クトも提供されている。

[0111]

【実施例: トレンチスプリットゲートトランジスターの 製造方法】図13Aから図13Gはトランジスター60 0dと600eの製造方法を示すが600eはトランジ スター600dのバリエーションである。デバイス分離 形成 (浅いトレンチかLOCOS) 直後,図13Aに示 されたデバイス領域に50 nm厚のナイトライド層65 2がまだ残っている。このナイトライド層のソース60 4とドレイン606領域 (図13B) はフォトレジスト マスクを使って除去される。それから窒化膜より少し厚 めにCVD酸化膜を図13Cの点線で示すようにデポジ ットしCMPをする。平旦化は拡散層上の穴を埋め少な くとも50mmの厚さのオキサイドを提供する。段差領 域に埋め込みフローティングゲートを形成するために図 13Dで示されるようにフォトレジストマスク662を 使ってフローティングゲート領域を露出し緩やかなRI Eでシリコンを100nm~300nmエッチする。複 40 数のヒ素注入を違った量、注入の傾斜角度を調整しなが **ら浅いジャンクション603を達成する,段差側壁61** 3では、1E17cm³から5E17cm³の間の表面 濃度になり段差602の底面ではもっと高い添加レベル を持つが、それは5 E 1 9 c m ³ 以下である。オプショ ンとして水平面と垂直面の角に於ける電界を高くする為 に浅いヒ素化側壁ジャンクションよりも少し深めにボロ ンヘイローを注入しても良く、その場合とこが注入点に なる。

シリコン表面をクリーンにし、図13Eに示される様に 薄い7~12nmの酸化膜を熱成長させる。それからポ リシリコン層を段差の深さより少し厚めにすべきだが図 13Eの点線で示されるようにCVDでコンフォーマル にデポジットする。そのボリシリコン層は化学研磨(C MP)によって平担化されドライRIEによって表面を 少しだけ低くする。図13Eの段差領域の残りの埋め込 まれたポリシリコンはフローティングゲートになる。薄 い酸化膜を熱成長させた後窒化膜652をリン酸(フォ スフォリックアシッド) か化学研磨で選択的に除く。表 面をクリーンにした後、酸化膜628(7nm~15n m厚) を選択チャンネルゲート618とフローティング ゲート上のカプリングオキサイド630上に熱成長す る。ポリシリコン上の酸化膜630はシリコン基板上の 酸化膜より少し厚めである。これはポリシリコンのドー ピングの成長率が高い為である。酸化膜はNO環境で窒 化せれ、ピンホールを最小限にとどめる為にもう一度軽 く酸化を繰り返す。窒化のかわりにCVDでナイトライ ド層(約6nm)又はシリコンリツチオキサイドを図1 3Fに示すようにデポジットしても良い。選択ゲートの ポリシリコンはCVDでコンフォーマルにデポジットす る。図13Gに示すように隣接したSTI領域上で選択 ゲートを分離する為にポリシリコン層をエッチする。と のようにしてメモリートランジスター600dが得られ る。それからパシベーション、コンタクトホール設定、 配線と云った普通のF ET工程が続く。上から見たメモ リーセルが図13Hである。同じ工程を使い前記のデザ インのN + ドレイン形成部分を除くと髙集積のセル60 0 eのバリエーションが得られる。髙集積のメモリーア レイは多くの600eタイプのトランジスターをへいれ つに並べることにより実現できる。


[0113]

【発明の効果】チャンネルホツトエレクトロンの速度方 向の水平面に対し、垂直にフローテイングゲートを置く と同時に垂直面チャンネルの不純物分布を最適化した。 垂直段差トランジスター構造を構成することにより,垂 直ゲートとドレイン電圧の水平電界相乗効果と非散乱直 進注入はエレクトロンのフローテイングゲートへの注入 効率を著しく髙める事が出来る。それは低電圧、高速の EEPROM, Flashメモリーに応用され得るが, ビツト線の電圧選択時に同時に書き込み消去も出来るN VRAMをも可能とする。

【図面の簡単な説明】

図1Aはチャンネルホットエレクトロンをフローティン グゲートに注入してプログラムする従来技術によるEP ROMセルの断面図である。図1Bは従来技術によるス ブリットEPROMセルの断面図であり、チャンネルホ ットエレクトロンをフローティングゲートへの注入によ ってプログラムする。図2は従来技術によるスタックE 【0112】フォトレジストマスク662除去後は段差 50 PROMセルの断面図であり、'ラッキーエレクトロン モデル'のフローティングゲートへのチャンネルホット エレクトロン注入の説明に使われている。図3Aは、従 来技術によるスタックEEPROMセルの断面図でフロ ーティングゲートからソース領域へのエレクトロンのト ンネリングによって消去する。図3日は従来技術のトリ ブルポリシリコンフラッシュEEPROMの断面図でフ ローティングゲートから消去ゲートへのトンネリングに よって消去する。図4Aと4Bは本発明の第1特徴に関 連する段差チャンネル/ドレイン構造のあるスタックゲ ートEEPROMセルの断面図でチャンネルホットエレ クトロンはエレクトロンの進行方向へ垂直に存在するフ ローティングゲートへと真っ直ぐに側壁チャンネルオキ サイドを通って注入される。本発明の第3の特徴ではフ ローティングゲートから段差ドレイン拡散へトンネリン グによってフローティングゲートのエレクトロンは除去 される。図4Cは段差の角度測定図であり集積度を考慮 に入れる為チャンネルシリコン表面より測って30度以 上が適切な角度である。図5 A は本発明の第2の特徴に 関連する段差チャンネル/ドレイン構造を持つシングル ポリシリコンEPROMセルの断面図でチャンネルホッ トエレクトロンはエレクトロンの進行方向へ垂直に存在 するフローティングゲートへと真っ直ぐに側壁チャンネ ルオキサイドを通って注入される。図5Bはキャパシタ ーの断面図であり、ポリシリコンゲートは図5AのEP ROMセルのフローティングゲートポリシリコンに電気 的に接続されコントロール/セレクト(選択)ゲートの 機能を提供する。図5CはEPROMメモリーセルの断 面図で図5AのEPROMトランジスター500aがメ モリートランジスターの選択機能を提供する普通のF E Tトランジスター500 c に直列につながれている。図 6 A は本発明の第4の特徴に関連する段差チャンネル/ 重複ドレインの大きい構造をもつスタックEEPROM セルの断面図に於いてトンネル消去を行うものである。 ここで、フローティングゲート上のエレクトロンは段差 チャンネルオキサイドを通じて進行方向に真っ直ぐに注 入される第1特徴に加えてフローティングゲート上のエ レクトロンはフローティングゲートからコントロールゲ ートへのトンネリングによって除去される。図6 Bは、 本発明の第4特徴に関連する段差チャンネル/大重複ド 図においてでトンネル消去を行うものある。ととでフロ ーティングゲート上のエレクトロンはトンネリングによ りフローティングゲートからコントロールゲートへと除 去される。又とのトランジスターは本発明の第5の特徴 である適切なデザインと条件により不揮発性RAMとし て動作する。図6Cは段差チャンネルを持つ他のスプリ ットゲートEEPROMセル構造の断面図でありこれは 図6 Bのトランジスター600 bと同一の動作機能を持


40 つバリエーションである。図6Dと6Eは段差チャンネ ルのある図6Bのダブルポリシリコンスプリットゲート トランジスターのバリエーションである。図7Aは図6 A、6B、6C、6D、6Eのトランジスターの簡略化 されたキャパシタンスモデルでポリトンネル消去EEP ROMと不揮発性(ノンボラタイル)RAMの動作の説 明の為のものである。図7Bは本発明の第5の特徴に関 連する不揮発性RAMの'ゆ'と'1'の書き込みの電 圧条件の例を示すテーブルである。図8Aはトリプルボ リシリコンスプリットゲートEEPROMセルの断面図 で本発明の第6の特徴に関連するフローティングゲート において垂直(段差)の長いチャンネルをもち、チャン ネルホットエレクトロンはエレクトロンの直進行方向に 垂直なチャンネルオキサイドを通ってフローティングゲ ートへ注入される。フローティングゲートのエレクトロ ンはトンネリングによってフローティングゲートからド レイン拡散 (ディフージョン) 成いはフローティングゲ ートから選択ゲートへと除かれる。図8Bはトリプルポ リシリコンスプリットゲートEEPROMセルの断面で 図8 Aのトランジスターのバリエーションであり、本発 明の第6の特徴に関連する普通ゲート用の垂直チャンネ ルであり、ことでもホットエレクトロンは真っ直ぐに進 行方向のフローティングゲートへと水平チャンネルオキ サイドを通して注入される。フローティングゲートのエ レクトロンはフローティングゲートからドレイン拡散へ とトンネリングによって除去される。図9Aと9Bは本 発明の第7の特徴に於いて段差チャンネル形成段階中に セルフアラインのドレインn-拡散をつくる工程をしめ す断面図である。図9Cと9Dは図4A、図5A、図6 Aの生産工程の色々な段階のスタックゲートセル形成の 断面図である。図10Aから10Cは,図4B、図6B の生産工程の色々な段階のスプリットゲートセル形成の 断面図である。図11Aから11Gは図6Cのスプリッ トゲート形成中の各く生産工程中の断面図でありここで フローティングゲート幅は少なくとも150nmある。 図11日は図11日のライン11G-11G′ にそって とられた断面図である。図11Hは段差注入チャンネル のあるスプリットゲート トランジスターを上から見た 図である。図12Aから12Cは図6Cスプリットゲー レイン構造のあるスプリットゲートEEPROMの断面 40 ト トランジスター形成生産工程の色々な段階に於ける 断面図で水平フローティングチャンネルは100nm以 下である。図13Aから13Gはトランジスター600 dとトランジスター600eの生産工程の色々な段階に 於ける断面図である。図13Gは図13Hのライン13 G-13G' にそってとった断面図である。図13Hは 工程完了後のメモリーアレイのトランジスター600d を上方から見た図である。



[FIG. 5A] [FIG. 4C] 半33年基板 N-鉱収 ソース ドレイン 5000 401 402 404 406 410 413 415 418 420 422 425 430 440 443 - 800 ドレイン フローテイング ゲートの下のテヤンネル 及差 テナンネル 及之 コーナ コントロールゲート下のテヤンネル トンネル 欧化頃 N・領域 上の飲化頃 胎練度 フローテイング ゲート コントロールゲート 520 540 504-- 506 510 515 513 502 FIG. 4C FIG. 5A [FIG. 6A] [FIG. 5C] 540 500g 500c 900 600a -900 630 620-640 520 622 -506 N+ 604-- 606 501-ราจ 502 504 半調体基値 ト様数 ソース アレイン フローテイング ゲート 下のナヤンネル 股差 コーナ トンネル 酸化類 フローテイング ゲート キャバシターターミナル ジヤンタシオン パツシペーション能線膜 501 502 504 506 510 513 513 520 540 556 900 615 / 613 602 610 FIG. 5C 603 FIG.6A[FIG. 6C] [FIG. 6B] 500c 658 645 640 620 630 <u>600b</u> -900 - 900 630 640 601 603 804 61B 610 615 613 603 FIG. 6B FIG.6C 学媒体基板 N-領域 Pへイロー (ポケット) ソース 602 603 604 606 610 613 615 618 620 622 628 630 640 645 658 [FIG. 7A] ソース ドレイン フローテイング ゲート下 のチャンネル 登差 チャンネル 段立 コーナ コントロールゲート下のテャンネル トンネル 酸化原 ドでは 上の酸化度 コントロールゲート 時代連 純体原 フローテイング ゲート フローティング ゲート 立たり 間面 酸化原 ボリ 側面 酸化度 パツシベーション純緑原 FIG. 7A

(FIG. 6D)

[FIG. 6E]






FIG. 6E

[FIG. 7B]

[FIG. 8A]

Write Data	Selected Control gate			Unselected Control gate		
	CHE In).	'1' Tunnal Erase	Unchange	0.	.1.	Unchange
Vcg (V)	10	10	10	5	5	5
Aq (A)	10	0	5	10	٥	5
Vo (V)	5	- 0	5	5		5
Vfg (V)	8.3	3.3	6.7	6.7	1.7	5
Eono in	1.6	6	3	-1.6	3	0

FIG. 7B




FIG. 8A

[FIG. 8B]








FIG. 8B



[FIG. 9B]









11H

[FIG. 11C]


(FIG. 11H)






[FIG. 11E]


[FIG. 11F]





[FIG. 11G]

[FIG. 12A]







FIG. 12A

[FIG. 12B]

[FIG. 12C]






FIG. 12B

FIG. 12C

